一种基于PLB的FPGA芯片布线方法，该方法包括：分析FPGA芯片的多种布局方式，分别获取每种布局方式中多路复用器的配置规律(S201)；存储所述多种布局方式中的多路复用器的不同配置规律(S202)；在FPGA芯片进行布局后，根据FPG...

本发明公开了一种FPGA电路。在一个实施例中，FPGA电路包括配置存储器，用于存储有FPGA配置文件，配置文件包括配置数据和ECC码和CRC码；硬件ECC解码器，利用ECC码对配置数据进行纠错和检错；硬件CRC解码器，利用CRC码对配置...

本发明涉及一种可编程逻辑块阵列边沿的通用接口及芯片，在可编程逻辑块阵列边沿的反馈线输入端设置一个多路复用器；所述反馈线的输出端的一条支路直接输出，其另一条支路输入到所述多路复用器的一个输入端。本发明通过在PLB阵列边沿反馈线的输入端设置...

本发明涉及一种基于FPGA的查找表工艺映射方法及查找表，所述方法包括以下步骤：确定第一查找表第一输入信号的第一数量N1，以及确定第二查找表第二输入信号的第二数量N2；确定第一输入信号与第二输入信号中相同类型的输入信号的个数K；若N1+N...

本发明涉及一种FPGA中多功能硬件专用乘法器，该乘法器中，前加法器的输入端接收FPGA芯片的第一串并行数据，其输出端与乘法计算单元的输入端相连；乘法计算单元的输出端与后加法器的第一输入端相连；数据选择器的输入端接收FPGA芯片的第一串并...

本发明涉及一种FPGA芯片基本单元的设计方法，该方法包括：获取FPGA芯片的基本单元；获取所述基本单元输入输出端口的时序约束信息，并根据所述时序约束信息完成所述基本单元的内部物理设计；获取所述基本单元中要穿过的金属线的时序约束信息，根据...

本发明公开了包括FPGA的计算架构及其在EDA设计方面的应用。在一个实施例中，本发明提供一种计算架构。该计算架构包括PC或服务器，与FPGA模块；PC或服务器与FPGA模块互连，PC或服务器将EDA设计流程中的部分程序或函数，传输到FP...

本发明公开了包括FPGA的计算架构及其在EDA设计方面的应用。在一个实施例中，本发明提供一种计算架构。该计算架构包括PC或服务器，与FPGA模块；PC或服务器与FPGA模块互连，PC或服务器将EDA设计流程中的部分程序或函数，传输到FP...

本发明提供一种FPGA电源控制电路，该电路包括控制模块、专用模块、存储模块以及隔离模块；控制模块，用于控制所述专用模块的上电与断电；专用模块，用于在断电前的预置时间内，将专用模块内部的寄存器存储数据发送给所述存储模块，或者在上电后，接收...

本发明公开了一种FPGA电路和配置文件处理方法。在一个实施例中，FPGA电路包括配置存储器，用于存储有FPGA配置文件，配置文件包括配置数据和ECC码；硬件ECC解码器，利用ECC码对配置数据进行纠错和检错；单粒子翻转控制器，用于回读配...

一种支持引脚交换的加法器布线方法，该方法包括：锁定全加器，并且确定全加器中的至少一个输入端需要接收来自PLB外的输入信号(m)；确定第一查找表(LUT1)是否有未使用的输入端(F4)；在有的情况下，将来自PLB外的输入信号(m)交换到第...

一种热插拔保护电路，所述电路包括：热插拔电路(110)、热插拔检测电路(120)和N阱产生电路(130)，其中，所述热插拔检测电路(120)，用于检测所述热插拔电路(110)是否发生了热插拔，并向所述N阱产生电路(130)反馈检测结果；...

本发明提供了一种数模转换器及版图实现方法。在一个实施例中，所述模拟转换器包括：电容、导线和开关；所述电容包括一组空电容和按照电容容量大小二进制加权排列的电容，所述空电容对应所述数模转换器的最低有效位，所述按照电容容量大小二进制加权排列的...

本发明涉及一种高性能时钟信号驱动寄存器的布局方法,该方法包括以下步骤：通过遍历网表文件，获得所述网表中各个高性能时钟信号器件的布局位置；根据所述各个高性能时钟信号器件的布局位置，确定所述各个高性能时钟信号器件能够驱动的寄存器的布局区域。...

本发明涉及一种基于FPGA芯片的进位链工艺映射方法，该方法包括以下步骤：获取全部算数运算宏模块；针对全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量...

本发明涉及一种精确的块进位链的时序分析方法，该方法包括：将FPGA芯片布局后的原始层面中进位链及跳跃逻辑进行打包，构成块进位链；以所述块进位链作为基本单元构建时序模型，并使用所述时序模型进行时序分析；将所述进行时序分析后的块进位链展开成...

一种芯片供电方法及芯片，配置存储器(202)给NMOS传输门(201)提供配置电压，LDO电路(203)为芯片供电，该方法包括：确定芯片的工作状态从初始化阶段、编程阶段和用户使用阶段中的第一状态改变到初始化阶段、编程阶段和用户使用阶段中...

本发明涉及一种FPGA芯片布线方法，该方法包括：进行FPGA芯片布局并且得到芯片各单元布局后的坐标；根据FPGA芯片的布线模式，获取和该模式对应的预存布线编码信息；根据各单元布局后的坐标确定该单元对应的编码，然后根据所述布线编码信息进行...

一种缓冲器电路，包括缓冲器组，该缓冲器组包括奇数个彼此串联的缓冲器(32，33，34)，各缓冲器可以彼此不同；PMOS晶体管(35)和NMOS晶体管(36)；其中，PMOS晶体管(35)的源极耦接至电源，漏极连接至缓冲器组的输出端，栅极...

提供一种电荷泵电路。电荷泵电路包括第一PMOS管(MP1)和第一NMOS管(MN1)彼此串接在充放电主路上，第一PMOS管(MP1)的栅极由第一控制信号(U)的反信号(UB)控制，第一NMOS管(MN1)的栅极由第二控制信号(D)控制；...