本发明提供了一种半导体结构的制备方法，应用于半导体技术领域。在本发明中，通过对第一区和第二区上的导电层进行分步沉积，以满足第一区和第二区对导电层的总厚度不同的设计要求，再通过对第一区和第二区及第二区的第一导电层和第二导电层的部分区域进行...

本申请实施例提供一种半导体结构，涉及半导体技术领域。该半导体结构包括衬底，包括由浅沟槽隔离结构定义的有源区；多个字线结构，位于衬底中，字线结构跨过有源区并在第二方向上延伸；多个位线结构，位于衬底上，并且在与第二方向相交的第一方向上延伸，...

本发明公开了一种半导体器件及其制作方法，包括衬底、位线结构、闸极结构、蚀刻停止层以及层间电介质层。衬底包括第一区和第二区。位线结构设置在衬底上并位于第一区内。闸极结构设置在衬底上并位于第二区内。蚀刻停止层设置在衬底上，覆盖位线结构的顶面...

本发明公开了一种半导体器件及其制作方法，包括衬底，多个第一下电极位于所述衬底上，所述多个第一下电极在互不垂直的第一方向、第二方向和第三方向上排列成阵列，各所述第一下电极的外轮廓为圆形，多个第二下电极位于所述衬底上，所述第二下电极的外轮廓...

本发明提供了一种图案的测量方法及调整方法中，包括：通过多次曝光工艺在子区域上形成多个间隔排列的条形图案，然后以条形图案为间隔将子区域中相邻条形图案之间的间距图形分成奇数列和偶数列，或者，将条形图案分为奇数列和偶数列；然后计算奇数列的尺寸...

本发明提供了一种半导体器件及其制作方法，应用于半导体技术领域。在本发明中，通过移除基底上的多个下电极中的至少一个下电极的部分高度的方式，形成多个下电极之间具有沿垂直方向上的高度差的半导体器件。

本申请公开了半导体器件及其制作方法，涉及半导体器件技术领域。该半导体器件包括衬底、堆叠结构以及第一覆盖层。堆叠结构设置在衬底上，包括阵列部和第一阶梯部，其中，第一阶梯部具有沿第一方向逐渐递减高度的多个第一阶梯表面。第一覆盖层设置在堆叠结...

本发明提供了一种半导体器件及其制造方法，应用于半导体技术领域。在本发明中，通过改变相邻位线结构之间间隔的宽度，使得形成在不同相邻位线结构之间的连接垫结构在水平方向上的宽度不同，进而使得部分第二隔离结构发生位置偏移，以达到让部分相邻连接垫...

本申请提供一种半导体存储器件及半导体存储装置，涉及半导体技术领域。该半导体存储器件包括基底、电容结构、半导体导电层、盖层和多个空隙；电容结构设置在基底上；电容结构包含多个电容；半导体导电层包括第一部分和第二部分，第一部分覆盖在该电容结构...

本公开涉及一种半导体器件及其制备方法，涉及集成电路技术领域，其中，源极位于衬底上；介电芯位于源极背离衬底的一侧；沟道层位于介电芯、源极之间，且覆盖介电芯的底面及侧壁，沟道层的顶面高于介电芯的顶面并形成位于介电芯上方的凹槽；导电插塞至少部...

本发明提供了一种半导体结构的制备方法，应用于半导体技术领域。在本发明中，通过去除闭环线图案、栅条状图案、柱状阵列图案及包围图案所对应的部分焊盘结构的方式，实现改善半导体结构因存储单元密度持续提升而衍生的焊盘结构缺陷，避免焊盘结构发生坍塌...

本公开涉及一种半导体结构的制作方法，包括：提供衬底，在衬底上形成第一电极；在第一电极上形成栅极，栅极的顶面被隔离层覆盖；形成贯穿隔离层、栅极的沟道孔，沟道孔暴露出第一电极的部分顶面；形成栅介质层，栅介质层覆盖沟道孔的侧壁；形成沟道层，沟...

本发明提供了一种半导体存储器的制备方法，应用于半导体技术领域。在本发明中，可先在基底的第一区和浅沟槽隔离结构上形成包含第一盖层的位线材料层，在基底的第二区内形成栅极结构，然后去除位于所述浅沟槽隔离结构上的位线材料层的部分所述第一盖层，以...

本发明提供了一种半导体器件及其制备方法，包括：衬底、若干源极线、若干源极焊盘、若干单元结构、栅极结构和若干漏极结构，其中若干源极线位于衬底上，并沿第一方向延伸且沿第二方向彼此间隔排布；每个源极焊盘位于对应的源极线上且沿第二方向延伸位于相...

本公开涉及一种半导体结构及其制作方法。半导体结构包括衬底；源极、栅极和漏极，堆叠设于衬底上；第一隔离层，设于栅极和漏极之间；第二隔离层，设于第一隔离层和漏极之间；沟道层，贯穿栅极、第一隔离层以及第二隔离层，沟道层设置在源极上；栅介质层，...

本发明提供了一种半导体器件及其制备方法，应用于半导体技术领域。在本发明中，利用在埋入式字线结构上设置介质层，来隔离埋入式字线结构和相应的位线结构，实现避免随着半导体器件尺寸的微缩所衍生的埋入式字线结构中第一功函数材料层的第二部分与相应位...

本申请公开了半导体器件。半导体器件包括第一区和第二区，且半导体器件包括衬底、第一金属层、绝缘层、第一电容结构、第二金属层以及第二电容结构，第一金属层设置在第二区内，绝缘层设置在第一区和第二区内，并覆盖在第一金属层上，第一电容结构设置在第...

本申请提供一种半导体器件及其制作方法，涉及半导体技术领域，用于解决半导体器件性能较差的技术问题。该半导体器件包括：衬底；栅极沟槽，位于衬底内；栅极介电层，位于衬底内，覆盖栅极沟槽内表面；栅极结构，位于栅极介电层上，并填充栅极沟槽，栅极结...

本申请公开了半导体器件。该半导体器件包括第一导线、第一绝缘层、第二导线以及金属互连结构，第一导线设置在第一电介质层内，第一绝缘层设置在第一电介质层上并覆盖第一导线，第二导线设置在第二电介质层内，并部分重叠第一导线，金属互连结构设置在第二...

本申请提供一种浅沟槽隔离结构及半导体器件，包括：具有一顶部的衬底；位于衬底的顶部一侧至少有一个沟槽；沿沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，第一介电层的顶部低于第二介电层的顶部和衬底的顶部，使第二介电层和衬底之间形成...