本发明提供了一种半导体结构及其形成方法。通过在互连结构的第一接触垫的侧边设置第二接触垫，如此，则在制备互连结构时，通过图形化处理以形成第一接触垫并不是孤立的暴露在一较大的空间区域中，而是在第二接触垫的保护下，避免了第一接触垫被过度解析的...

本发明提供了一种半导体器件及其制作方法，应用于半导体技术领域。在本发明中，第一绝缘结构为复合结构且其包含的多层绝缘层内具有缝隙和/或空隙，可提高半导体器件的效能及可靠度。

本发明提供了一种半导体结构及其制作方法，应用于半导体技术领域。在本发明中，通过增设填充层的方式，改善小图案密度区域的图案密度对相关制程工艺的影响。

本发明提供了一种半导体器件及其制作方法，应用于半导体技术领域。在本发明中，通过下电极的膜层结构设置为多层且下电极中的多层下电极层之间的形状和高度不同的方式，形成多个下电极之间具有不同形状和多层下电极层之间沿垂直方向具有高度差的半导体器件。

本申请公开了一种半导体器件。该半导体器件包括：衬底，包括单元区域和外围区域；多个位线，位于单元区域上；多个栅极结构，位于外围区域上；第一电介质层，位于相邻栅极结构之间；多个连接件，位于第一电介质层内，与衬底连接；多个存储节点接触结构，位...

本技术公开了一种半导体结构。半导体结构包括衬底、多个第一栅极结构、二第一间隙壁、多个第二栅极结构、二第二间隙壁、多个栅极接触结构以及多个绝缘结构。多个第一栅极结构设置在衬底上。二第一间隙壁相对设置在第一栅极结构的两侧壁上。多个第二栅极结...

本技术公开了半导体结构，包括焊盘阵列。焊盘阵列包括多个第一焊盘、第一焊盘边界、第二焊盘边界、第二焊盘及第三焊盘。第一焊盘相互隔离分开设置。第一焊盘边界设置在焊盘阵列的一侧，包括多个第一分支焊盘。第二焊盘边界设置在与第一焊盘边界相对的焊盘...

本技术公开了一种半导体器件，包括衬底、多个存储节点焊盘以及电容结构。衬底包括周边区，存储节点焊盘相互分隔地在衬底上排列成一阵列。电容结构位在衬底上，且包括排列成一阵列的多个电容，其中至少两个电容在平行于衬底的方向上物理性接触。如此，通过...

本技术提供了一种半导体器件，包括：衬底、栅极结构和侧墙，其中栅极结构位于衬底上，栅极结构包括由下至上依次堆叠的第一硅层、层间氧化层、第二硅层和导电层，侧墙覆盖栅极结构的侧面。本技术通过设置栅极结构包括第一硅层和第二硅层，两层硅层能够有效...

本公开涉及一种半导体结构及其制备方法，涉及集成电路设计及制造技术领域，其中，多个下电极位于衬底上；支撑层直接接触多个下电极的侧壁，支撑层包括一波浪状侧壁；多个开口位于相邻下电极之间，开口沿第一方向和第二方向间隔排布成阵列，开口具有第一尺...

本发明提供了一种图案化方法，应用于半导体技术领域。在本发明中，利用非轴心结构调整相邻图案之间的间距，降低了制造成本并简化了制程工艺。

本技术公开了一种半导体器件，包括衬底、多个导线结构、电介质层、多个插塞结构、多个插塞结构、多个间隙壁以及阻隔层。衬底包括多个有源区与多个浅沟渠隔离。导线结构相互平行地延伸在衬底上，并与有源区与浅沟渠隔离交错。电介质层设置在衬底上并包含一...

本申请涉及一种半导体结构、形成图案的方法和半导体存储装置，涉及集成电路技术领域。一种形成图案的方法包括：形成刻蚀目标层；刻蚀刻蚀目标层，以形成环状预图案，环状预图案包括多条沿第一方向延伸、沿第二方向间隔排列的第一条状图案，以及多条沿第二...

本发明公开了半导体存储装置，半导体存储装置包括衬底、多个电容结构、应力绝缘层以及介面层。电容结构相互分隔地设置在衬底上，并包括多个电容。应力绝缘层设置在衬底上，覆盖电容结构。介面层设置于应力绝缘层内，介于任两相邻的电容结构之间，其中，介...

本发明涉及一种半导体结构及其制备方法，半导体结构包括衬底以及字线结构。衬底包括阵列区和围绕阵列区的外围区。衬底包括至少一被浅沟槽隔离结构所隔离的有源区。字线结构沿第一方向穿过浅沟槽隔离结构和有源区，且多个字线结构沿第一方向延伸且沿第二方...

本技术公开了一种半导体器件，包括衬底、多个插塞结构与多个栅极线结构、金属硅化物层、多个焊盘以及多个焊盘间隔。插塞结构与栅极线结构交替地设置在衬底上。金属硅化物层设置在插塞结构上并物理性接触插塞结构。焊盘设置在金属硅化物层上并物理性接触金...

本发明提供了一种半导体器件及其制备方法，包括：衬底、电容阵列、第一支撑层和第二支撑层，电容阵列包括若干下电极，下电极均位于衬底上，第一支撑层位于电容阵列内的相邻两个下电极之间且与相邻两个下电极物理性接触，第二支撑层位于电容阵列的边界且与...

本发明提供了一种半导体结构及其制备方法，应用于半导体技术领域。在本发明中，基底的周边区和单元中的绝缘结构的形状和面积均可不同，从而达到不同的隔绝效果，避免部分绝缘结构发生剥落。

本发明公开了一种半导体结构，包括多个有源区设置在衬底上，多个栅极结构沿第一方向延伸且与有源区相交，将各有源区分成一个中间部和两个端部。多个位线结构沿第二方向延伸跨过有源区且与有源区的中间部电连接。位线结构包括外侧的第一位线结构，以及内侧...

本发明提供了一种图案化方法，应用于半导体技术领域。在本发明中，通过增设掩膜层的方式，达到增大第一区中的图案密度，进而避免侧壁层发生倒塌的目的。