本发明提供了一种半导体器件及其制备方法，包括：衬底、若干源极线、若干源极焊盘、若干单元结构、栅极结构和若干漏极结构，其中若干源极线位于衬底上，并沿第一方向延伸且沿第二方向彼此间隔排布；每个源极焊盘位于对应的源极线上且沿第二方向延伸位于相...

本公开涉及一种半导体结构及其制作方法。半导体结构包括衬底；源极、栅极和漏极，堆叠设于衬底上；第一隔离层，设于栅极和漏极之间；第二隔离层，设于第一隔离层和漏极之间；沟道层，贯穿栅极、第一隔离层以及第二隔离层，沟道层设置在源极上；栅介质层，...

本发明提供了一种半导体器件及其制备方法，应用于半导体技术领域。在本发明中，利用在埋入式字线结构上设置介质层，来隔离埋入式字线结构和相应的位线结构，实现避免随着半导体器件尺寸的微缩所衍生的埋入式字线结构中第一功函数材料层的第二部分与相应位...

本申请公开了半导体器件。半导体器件包括第一区和第二区，且半导体器件包括衬底、第一金属层、绝缘层、第一电容结构、第二金属层以及第二电容结构，第一金属层设置在第二区内，绝缘层设置在第一区和第二区内，并覆盖在第一金属层上，第一电容结构设置在第...

本申请提供一种半导体器件及其制作方法，涉及半导体技术领域，用于解决半导体器件性能较差的技术问题。该半导体器件包括：衬底；栅极沟槽，位于衬底内；栅极介电层，位于衬底内，覆盖栅极沟槽内表面；栅极结构，位于栅极介电层上，并填充栅极沟槽，栅极结...

本申请公开了半导体器件。该半导体器件包括第一导线、第一绝缘层、第二导线以及金属互连结构，第一导线设置在第一电介质层内，第一绝缘层设置在第一电介质层上并覆盖第一导线，第二导线设置在第二电介质层内，并部分重叠第一导线，金属互连结构设置在第二...

本申请提供一种浅沟槽隔离结构及半导体器件，包括：具有一顶部的衬底；位于衬底的顶部一侧至少有一个沟槽；沿沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，第一介电层的顶部低于第二介电层的顶部和衬底的顶部，使第二介电层和衬底之间形成...

本发明提供了一种半导体结构的制备方法，应用于半导体技术领域。在本发明中，在形成对准标记(第一对准标记或第二对准标记)之前均先去除第二区上的堆叠层(第一堆叠层或第二堆叠层)，然后再沉积介质层(第一介质层或第二介质层)，以通过将对准标记形成...

本技术公开了一种半导体元件。半导体元件包括源极结构、栅极导电层、凹槽、栅极介质层、沟道层、绝缘层以及漏极结构。栅极导电层设置于源极结构上，其中栅极导电层由下而上依序包括第一导体层、阻障层以及第二导体层。凹槽贯穿设置于栅极导电层中。栅极介...

本申请提供一种半导体结构，涉及半导体技术领域，用于解决半导体结构随着尺寸的缩小而无法保证半导体结构的性能的技术问题，该半导体结构包括衬底、源极层、漏极层、沟道层、栅极结构、栅极介电层和介质层，源极层和漏极层堆叠设置于衬底上；沟道层位于源...

本申请提供一种半导体器件及其制作方法，涉及半导体技术领域，用于解决有源区临界尺寸均匀性差的技术问题。该半导体器件包括衬底，衬底设有多个第一有源结构、隔离各第一有源结构的第一隔离结构、第二有源结构，以及第二隔离结构；多个第一有源结构均沿第...

本申请提供一种半导体结构，涉及半导体技术领域，用于解决半导体结构性能难以提升的问题。该半导体结构包括：衬底，包括隔离结构以及该隔离结构定义的有源区；栅极沟槽，设置于衬底内；栅电极，位于栅极沟槽内，栅电极包括栅极半导体层；空隙，位于栅极沟...

本技术公开了一种半导体器件，包括衬底、位线结构、间隙壁以及隔离结构。衬底包括单元区和周边区。位线包括分别位在单元区和周边区的第一位线和第二位线，第二位线位于第一位线的短端部一侧。间隙壁设置在第一位线和第二位线之间且分别物理性接触第一位线...

本申请涉及一种半导体结构及其制备方法，包括基底；连接垫，位于所述基底上；叠层结构，位于连接垫上，包括沿第一方向交替层叠的绝缘层和导电层；隔离结构，位于叠层结构中，沿第一方向贯穿叠层结构，并沿第二方向延伸，第二方向垂直于第一方向；间隔设置...

本公开涉及一种存储器及其制备方法、版图结构，版图结构包括多个目标图形及狭缝图形，多个目标图形沿第一方向间隔排列成行以及沿与第一方向相交的第二方向间隔排列成列；狭缝图形位于多个目标图形之间，且至少一狭缝图形沿第二方向延伸；狭缝图形至少位于...

本发明公开了一种半导体器件及其制作方法，包括衬底、第一半导体层、第二半导体层、第一绝缘层、闸极电介质层以及闸极。第一半导体层在第一方向延伸，第二半导体层位于第一半导体层上，并在垂直于第一方向的第二方向上延伸。第一半导体层和第二半导体层是...

本申请提供了一种半导体器件，该半导体器件包括：衬底，衬底包括第一区域和围绕第一区域的第二区域；第一浅沟槽隔离结构，位于衬底的第一区域中，第一浅沟槽隔离结构界定出多个第一有源区；第二浅沟槽隔离结构，位于衬底的第二区域中，第二浅沟槽隔离结构...

本发明公开了半导体结构及其制作方法，半导体结构包括衬底、以及目标层。目标层设置在衬底上，包括目标边界和多个目标图案。目标图案位在目标边界内。目标图案沿着彼此不垂直的第一方向和第二方向排列成阵列，并包括排列在垂直方向上的多个奇数列和偶数列...

本公开涉及一种半导体器件及其制作方法，通过增大位线位于周边区的第二部分的宽度，以增大位于位线的两端的支撑强度，能够增加位线的稳固性，提高位线的抗倾倒能力，能够避免位线的宽度较小的第一部分出现倾斜、倒塌等情况，能够提升半导体器件的性能与品...

本技术公开了半导体器件，包括衬底以及存储节点焊盘结构。存储节点焊盘结构设置在衬底上，包括多个第一延伸垫以及多个第二延伸垫。多个第一延伸垫相互分隔地沿着排列成一阵列，多个第二延伸垫相互分隔地设置在所有的第一延伸垫的外侧，其中，各第二延伸垫...