本发明公开了一种半导体存储装置，包括衬底、有源结构、浅沟渠隔离以及多个字线。有源结构设置于衬底内，并包括多个第一有源片段以及多个第二有源片段，各个第一有源片段以及各个第二有源片段相互平行地朝着第一方向延伸，第二有源片段设置在所有的第一有...

本发明涉及半导体制造技术领域，提供一种半导体结构的制造方法。该方法包括：于衬底上形成多个第一开口列和多个第二开口列，其中第一开口列和第二开口列沿着行方向基于第一间距和第二间距交替间隔。接着形成多条导线结构，沿着列方向延伸并沿行方向平行设...

本发明提供了一种半导体器件，包括衬底、位于衬底上的源极结构、位于源极结构上的漏极结构、贯穿漏极结构并延伸至源极结构内的通道孔、覆盖通道孔的内壁上露出的源极结构和/或漏极结构的金属硅化物层、覆盖通道孔的内壁及金属硅化物层的通道层以及位于通...

本发明提供了一种半导体器件的制备方法，包括在衬底上形成源极结构，在源极结构上形成漏极结构，再形成贯穿漏极结构并延伸至源极结构内的通道孔，在所述通道孔的内壁上形成通道层，然后在通道层上以及通道孔内形成栅极结构。本发明中，栅极结构可作为闸极...

本实用新型公开了一种半导体元件，包括选择性地移除与第一互连结构同时形成在第一介质层中的第一对准结构，显露出定义在第一介质层中的第一对准沟槽。接着，于第一介质层上形成一导电层，其中导电层填入第一对准沟槽的部分形成第二对准结构，然后用第二对...

本发明公开了半导体器件及其制作方法，包括衬底、电容结构、支撑结构、以及辅助层。电容结构设置在衬底上，并包括多个柱状底电极、电容电介质层、以及顶电极层。支撑结构设置在相邻的柱状底电极之间，并包括由下而上依序设置的第一支撑层与第二支撑层。辅...

本发明提供了一种形成半导体元件图案的方法，其于图案化工艺时同步在周围区形成叠对监控图案，并量测该叠对监控图案于不同制造阶段的叠对数据，区分出不同制造阶段的工艺对于整体叠对偏移量的贡献，从而可较准确地反馈并补偿叠对偏移，提高双重图案化工艺...

本发明提供一种掩模台、光刻系统及光刻方法。其中，所述掩模台设置有切换单元，且所述切换单元装载多块掩模板，以在不同的光刻需求下，通过移动所述掩模板来实现对掩模板种类的直接切换，无需将掩模板卸载下来，再另行安装，不仅降低了更换掩模板的操作难...

本发明公开了半导体器件及其制作方法，包括衬底、电容结构、以及支撑结构。电容结构设置在衬底上，并包括多个柱状底电极、电容电介质层与顶电极层，其中，各柱状底电极的顶部具有凹槽，电容电介质层填满凹槽。支撑结构设置在相邻的柱状底电极之间，包括由...

本公开了一种半导体存储装置及其制作工艺，包括衬底、有源结构、浅沟渠隔离、以及多条字线。有源结构设置在衬底中，并且还包括第一有源区以及第二有源区。第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，第二有源区设置在第一有源区外侧，环...

本发明公开了半导体器件及其制作方法，包括衬底、多个插塞以及存储节点焊盘结构。插塞设置在衬底上，包括具有导电材料的多个第一插塞及具有绝缘材料的多个第二插塞。存储节点焊盘结构设置在插塞上，包括多个第一延伸垫以及至少一第二延伸垫。各第一延伸垫...

本申请提供一种半导体器件的制备方法，包括：提供一衬底；在衬底上形成多个位线结构，每两相邻的位线结构之间通过第一接触孔隔开，第一接触孔延伸入部分衬底中；形成填充第一接触孔并覆盖位线结构的接触层；在接触层上沉积阻挡层；对阻挡层以及接触层进行...

本发明实施例公开了一种半导体存储器件及其制作方法，半导体存储器件包括衬底，衬底内包括多个有源区及相邻两个有源区之间的浅沟槽隔离；多条位线，相互分隔地设置在衬底上；位线触点，设置在位线下方并部分伸入有源区；间隙壁，设置在位线以及位线触点的...

本发明提供一种半导体器件及其制造方法，半导体器件包括：衬底；隔离区，所述隔离区位于所述衬底内，并定义出多个有源区；多条位线，所述多条位线位于所述衬底上；多个接触插塞，所述多个接触插塞分别位于所述多条位线之间，且所述接触插塞包括一底部，所...

本发明涉及存储器技术领域，公开了一种存储器装置及其制造方法。存储器装置包括多个节点接触结构以及电容器结构，电容器结构设置在多个节点接触结构上，且电容器结构包括多个下电极、上电极以及介电层。多个下电极分别设置在多个节点接触结构上，上电极设...

本实用新型公开了一种参考电压控制的等化输入数据缓冲电路。参考电压控制的等化输入数据缓冲电路包括第一放大器、第二放大器、回授信号产生器、参考电压转换器、参考电压多任务电路及增益控制单元。第一放大器用于接收数据信号及参考电压。第二放大器耦接...

本发明涉及本半导体存储器技术领域，提供了一种半导体存储器。该半导体存储器包括衬底，设置在衬底上的连接层，以及设置在连接层上的电容结构。连接层包括连接垫阵列、邻近连接垫阵列的外围结构，以及排列在外围结构和连接垫阵列之间的多个第一延伸垫，其...

本发明公开了半导体器件及其制作方法，包括衬底、栅极结构、第一介质层、第二介质层、导电层以及第一绝缘结构。栅极结构分隔设置在衬底上。第一介质层设置在衬底上，覆盖栅极结构。第二介质层设置在衬底上，覆盖在第一介质层上。导电层设置在衬底上，并位...

本发明公开了一种存储器结构，包括衬底、设置在衬底上的第一元件层，以及设置在衬底和第一元件层之间的第二元件层。第一元件层中包括多个存储区块，以及用于控制存储区块的存储单元的多条字线和位线。第二元件层包括第一周边区块和第二周边区块，其中于垂...

本发明提供了一种半导体器件，衬底具有存储单元区、外围电路区以及位于存储单元区及外围电路区之间的交界区；多条位线位于衬底上且沿第一方向间隔排布，并从存储单元区沿第二方向延伸至交界区内；多条虚拟线位于交界区的衬底上，一条虚拟线与一条位线的端...