一种永久性低和零功率高速自检可编程设备和永久性自检单元设计。永久性自检单元（１０）实现了对可编程器件的高速编程和读取操作。根据本发明的一种设计，通过对编程或读取操作单元进行选择可产生两个自检单元。每个永久性自检单元包括一个交叉耦合负载晶...

连接半导体存储器的读出放大器电路包括：（ａ）数据结点装置，它用于从选定磁心存储器单元接收表明该存储器状态的电流；（ｂ）读出结点装置，它用于接收来自该数据结点装置的电流，而该数据结点装置对由该数据结点装置所接收的电流进行反射；（ｃ）基准结...

一种将数据写入ＥＥＰＲＯＭ存储器阵列的方法，该阵列的主存储芯体划分为多个存储页面和一个写高速缓冲存储器，该写高速缓冲存储器采用三个周期，其特征在于：（ａ）用户将字节长度数据输入所述写高速缓冲存储器；（ｂ）将多字节字从所选的主存储页面读回...

一种低电压非易失存储器，其特征在于，它包含： 具有非易失存储单元的行或列的存储器阵列，每一行由字线来标识，每一列由位线来标识，每一单元可通过字线和位线来寻址，所述位线通过感测放大器耦合到输出驱动电路，以及 用来启动读操作而与...

一种不挥发性存储器器件，包括两个浮栅型存储器阵列，例如，快擦写存储器（１１）和Ｅ＃＋［２］ＰＲＯＭ（１３），打算将前者用作比较固定的程序存储器，而把后者用作比较频繁地更新的数据存储存储器。对两个存储器阵列的读和写两种操作，使用单组地址线...

一种存储器件，包括其数据状态由读出放大器（１００）来读出的存储单元（１０２）。利用具有与读出放大器相同结构的平衡放大器（２００）来读出与存储单元结构相同的平衡单元（２０２）。把平衡单元保持在清除（导通）状态。由读出放大器的输出来选通平衡...

本发明涉及一种用于非易失性存储器（１０）的位线箝位方案。位线（３５）电压保持在想要的电压电平，从而避免读干扰效果，同时与电源变化无关，并且实际上不消耗功率。本发明制造应用的存储装置，它不仅是为较高电压（５伏特）工作而设计的，也是为较低电...

一种串行配置存储器件（１００），包含一种以流水线方式读取数据和比特流输出的结构。因此器件可以仅仅根据外部时钟频率输出比特流而不受检测放大电路较慢运行速度的限制。提供了高速缓存结构（３４，４４）使得复位周期内预先加载第一字节从而使得一旦完...

用于对ＰＬＤ、ＦＰＧＡ、基于快闪的微控制器、ＥＥＰＲＯＭ、快闪存储器件或包含这些单元的其它集成电路的非易失性存储单元实行批量编程、擦除、检验和储备操作的批量操作逻辑电路（图１）包括用于指定批量操作所限的一个或多个选中的单元块的标志寄存器...

一种存储装置（１００）包含具有用于控制对其的存取的第一存取控制位（２０２，２０４）的存储器阵列（１０２）。第二组存取控制位（１０４）来控制对第一存取控制位的写存取。将存储器阵列分成存储块，每一块具有相应的存取控制位。至少一个这种块（ＢＬ...

在串行配置存储器中使用的一种读出放大器（２００）包括多个级，根据控制脉冲（ＳＡＥＮ）以受控制的方式（２７０）启动和禁止这些级。每当外部提供的时钟信号的第Ｎ个周期产生控制信号（ＳＡＥＮ），使用时钟来输出表示存储器的内容的位流。在一个较佳实...

一种串行存储器件（１００）包括一提供预测操作模式的Ｙ解码器（１０８）以及侦测电路（２２０—２３１；７２０—７２３；２２６—２３１；８２０—８２７），其中对目标存储单元的数据侦测是在通过侦测许多可能的存储单元（包括目标单元）的数据线而完全...

一种用于高速读出电路的基准单元（４７）包括第一分电路（７３）和第二分电路（７１）。第一分电路（７３）具有与主存储器阵列奇数行存储单元相类似的结构。第二分电路（７１）具有与主存储器阵列偶数行存储单元相类似的结构。若主存储器阵列内的目标单元...

一种在读操作期间，通过将字线充电到高于Ｖｃｃ的电压来提高读取速度的低电压ＥＰＲＯＭ。交替地将电荷放到字线上的两个电压泵（１７，１８）从温敏振荡器（１３）接收相位相反的控制信号。来自二电压泵（１７，１８）的电压通过一零阈值电压ｎ型通路器件...

一检测放大器（５），其通过使输出节点与位线的隔离在其输出端消除或基本衰减瞬态伪信号。该检测放大器包括一连接在位线和输出锁存电路之间的检测线晶体管（５０），用以加强输出节点（６７）处的电压值，以使其不受位线阻抗的影响。因为位线不需要用输出...

为了为超过两个的存储状态设定边界电流电平（Ｉ↓［Ｈ］、Ｉ↓［Ｍ］、Ｉ↓［Ｌ］），提供了电路（图２），它使用限定每个状态的中心的参考电流（Ｉ↓［Ｒ００］，Ｉ↓［Ｒ０１］，Ｉ↓［Ｒ１０］，Ｉ↓［Ｒ１１］）。参考电流由多个预编程参考存储单元（...

一种读出放大器（１５），可设置成以两种模式运行用来控制读出放大器输出（４０）上的电压摆动。读出放大器有两条反馈通路（４５到３５），各反馈通路包括一响应时间快的晶体管（Ｎ１３３）的第一反馈通路（Ｐ１０１、Ｎ１０１、Ｎ１３３）以使电路运行得...

一种用于集成电路的信号完整性检查电路（１０），它检测包括加载到存储单元的数据是否有效或不正确并将结果标志出来。集成电路包括多个相邻设置并基本相同的存储单元（１３、１４），它们共享共同的时钟线（１５）并从共同的数据输入线（１６）加载数据。...

一种移位寄存器器件器件（３０），包括：串联和沿数据位线（３４）设置的晶体管传递门（３６ａ－ｄ）和锁存器（３２ａ－ｄ），各锁存器连接于相应晶体管传递门（３６），每个晶体管传递门（３６）由独立的控制信号输入线（Ｃ）控制，控制信号输入线（Ｃ）...

一种ＥＥＰＲＯＭ存储器电路（图２和图３），在其中能够同时执行列锁存（６０）的载入和存储器阵列（６６）的读取。在此存储器电路中，数据输入（６４）直接连接至列锁存（６０），使得位线（６８）为了由直接连接至这些位线的读出放大器（７６）读取存储...