一种在半导体片上以所选定的厚度淀积层间电介质材料以获得最佳总体平面性的电介质层。根据淀积及溅射的物理学及半导体器件中金属件的最小几何尺寸发展了一种淀积二氧化硅层的模式。该模式包括首先确定金属件的几何参数。然后根据最关键的金属线之间深宽比...

一种硅晶圆中浅隔离槽区的形成方法，该方法可消除晶圆内长范围的滑移位错，并减少流经隔离区的电流漏泄。在一硅晶圆（１１）中以与晶圆的晶面（１１１）成４５°角形成多条长形浅槽（１７）。这可以这样实现：在槽形成之前使晶圆的主切面移至晶面（１００...

揭示了一种自对准非易失性存储单元（２００），它包括电连接于并位于主浮栅区域（２１２）的旁边的一小侧壁隔离层（２３９）。该小侧壁隔离层（２３９）及主浮栅区域（２１２）形成在一衬底（２０４）上，两者形成非易失性存储单元的浮栅，且两者均由一氧...

一种用于制造一二氧化硅／四氮化三硅／二氧化硅（ＯＮＯ）叠式复合层（４０）的方法。此复合层具有一薄的四氮化三硅层（１６）用于提供一高电容极间电介质结构（７０）。在形成复合层时，先在一基底上例如一多晶硅（５２）上形成一底二氧化硅层（１４）。...

非易失存储单元（８０）构成具有电荷传递窗（１０１），其电荷传递区（１０１Ａ）小于用来构制该单元的最小分辨特征尺寸。将窗（１０１）构成最小特征尺寸，但其布设位置将它部分置于单元的沟道区内，而且部分置于场氧化物垒壁（８５ｂ）内。窗（１０１Ａ...

一种用于致癌半导体处理期间防止热应力以及对准标记移动的方法，它包括提供具有用于制造集成电路的第一选择部分（１２）以及含对准标记（１６）的第二非制造部分（１４）的半导体晶片（１０），在需要将掺杂物（５６）引入所述第一部分（１２）时，将掺杂...

本发明揭示一种制造自调准非易失存储单元（２００）的方法，该存储单元包括一小侧壁分隔件（２３９），该小侧壁分隔件设置在主浮动栅极区（２１２）旁边并与该主浮动栅极区电耦合。小侧壁分隔件和主浮动栅极区在衬底（２０４）上形成，两者形成所述非易失...

一种ＭＯＳ晶体管（２９）可用作为在非易失性存储器件中的电荷存储器件，或者作为放大器，使用该器件的电荷存储特性作为调制在源极和漏极电极（３１，３３）之间沟道导电性的方法。在掺杂的基片（１１）上，栅极氧化层（１７）将掺杂的、电性能隔离的电荷...

一种带横向电荷存储区的多级非易失性存储晶体管，它包括：　　　　半导体衬底，具有有源区，在所述有源区中有相隔开的源区和漏区；　　　　第一绝缘层，设置在所述源和漏区之间的衬底之上；　　　　导电性控制栅，设置在所述第一绝缘层上并且具有相对的侧...

设置浮动隔离层（２７，２９）和浮栅（１７，１９）使非易失性存储晶体管形成对称对（３１），而使芯片密度增加。对于各对晶体管，浮栅（１７，１９）横向与其横向外边上的浮动隔离层（２７，２９）对准。在横向内边，两个晶体管共享一共用漏电极（２５）...

所构成的ＥＥＰＲＭ器件在第一有源区域（２１）中具有多个组件的浮置栅极结构，包括由多晶硅衬垫元件（６９）所环绕且有适用于由电子隧道的薄的氧化层（６１）的垂直层（６３）相互隔开的中心多晶硅本体（５１）。辅助有源区域（２３）与第一有源区域相绝...

一种块可变存储单元（４００）具有从浮栅区域（４１０；５２０）扩展到漏极区域（４０２；５２８）的选择控制栅极（４０８；５２４）。所述块可变存储单元包括衬底（４０１；５０２），该衬底还包括源极注入区域（４０６）、埋层注入区域（４０４；５１２...

一对非易失性存储器晶体管与绝缘衬底（１１）上的单个多晶硅浮置栅极（２３）分隔开。在采用绝缘材料环绕着多晶硅层浮置栅极之后，除了保留在原来浮置栅极横向两侧上的两个剩余部分（２１ａ和２１ｂ）之外，刻蚀掉多晶硅层。这些剩余的部分成为一对适用于...

一种电耦合输入／输出接合片（１４）的方法和装置，这些接合片彼此靠近地设置在微电子器件上。该装置包括具有电耦合到微电子器件的集成电路（１０）上的至少两个导体输入／输出接合片（１４ａ和１４ｂ）的微电子器件，以及分别接合到所述第一和第二接合片...

一种用于电气互连一个或多个半导体器件以提供引线的灵活性并避免长引线或短路引线的器件（１００）以及其制造和使用方法。该器件（１００）具有一带有多条大体上同心的导电路径（１０１，１０３，１０５，１０７）的衬底（１１１），每一导电路径（１０１...

一种具有成行成列地设置的存储单元（１３）的存储器数组（１０），每一存储单元具有双ＥＥＰＲＯＭ（１５，１１５），其特征在于具有用于集中电场的表面下台阶（５３，５４）式浮栅。ＥＥＰＲＯＭ只使用一单多晶硅层，其的一部分为每一ＥＥＰＲＯＭ的浮栅...

一种具有排列成排及列的相同布局或基底的存储器单元的存储器阵列。存储器单元有些是电可擦可编程只读存储器单元（ＥＥＰＲＯＭ）（图１及图２），而其余存储器单元是只读存储器单元（图３～６），但它们都是用具有同样长度和宽度尺寸大小的一组掩模制成的...

一种ＥＥＰＲＯＭ存储单元利用发射极多晶硅膜（７０１）来制造浅源／漏区以增加阱（１０５、１０９、１１１）的击穿电压。将阱（１０５、１０９、１１１）制造成约１００ｎｍ（０．１微米（μｍ））厚并具有约１４伏或更高的击穿电压。双极工艺中阱的典型...

熔断丝电路（１００）包括一个可熔断元件（１１０）和一条反馈路径，使得电路即使可熔断元件（１１０）事实上是部分未经触及的，也象是完全熔断的。当部分未经触及的熔断丝通常会导致继续的功率消耗时，反馈路径将截断流过部分未经触及的可熔断元件（１１...

本发明通过在字线控制下有选择地对读出线加偏压而减小应力。把字线连至一反相器件再连至一晶体管，该晶体管用于把存储单元中的可变阈值可编程晶体管的栅极接地。字线去电与读出线去电同步。在去电时，特定存储单元的读出放大器与主锁存电路断开，主锁存电...