温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

非易失性半导体存储装置具有：用于对存储单元MC的漏极侧进行共通连接的第一位线LBL；用于对存储单元晶体管MT的控制栅进行共通连接的字线WL；用于对第二位线MBL的电位进行控制的列译码器12；用于对字线的电位进行控制的行译码器14；第一晶体管...
该专利属于富士通半导体股份有限公司所有，仅供学习研究参考，未经过富士通半导体股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。