温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本实用新型公布了一种基于低成本多路并行高速率的A/D采样电路，包括模拟信号输入模块、时钟产生和分配模块、并行ADC模块、FPGA模块和DSP模块。模拟信号输入模块主要实现对模拟信号的输入，时钟产生和分配模块主要为并行ADC模块提供统一时钟基...
该专利属于四川九洲电器集团有限责任公司所有，仅供学习研究参考，未经过四川九洲电器集团有限责任公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。