温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。
公开一种增量式提高FPGA时序性能的方法及装置,本发明首先调用时序分析获取时间裕度最小的连接集合C,然后对连接集合C中的每条连接c,首先执行增量装箱将c起点的BLE移动到c终点BLE所在的CLB,再增量装箱将c终点的BLE移动到c起点BLE...该专利属于中科亿海微电子科技(苏州)有限公司所有,仅供学习研究参考,未经过中科亿海微电子科技(苏州)有限公司授权不得商用。
温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。
公开一种增量式提高FPGA时序性能的方法及装置,本发明首先调用时序分析获取时间裕度最小的连接集合C,然后对连接集合C中的每条连接c,首先执行增量装箱将c起点的BLE移动到c终点BLE所在的CLB,再增量装箱将c终点的BLE移动到c起点BLE...