温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开一种抑制栅源电压过冲的埋沟U槽SiC VDMOSFET结构，包括碳化硅外延层，碳化硅外延层顶部具有P阱，P阱顶部具有N阱，N阱顶部具有P+2，P+2、N阱和P阱上开凿有连通的埋沟1、埋沟2及U槽，碳化硅外延层上淀积有连续一体的多晶...
该专利属于杭州谱析光晶半导体科技有限公司所有，仅供学习研究参考，未经过杭州谱析光晶半导体科技有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。