温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种工作可靠的时钟鉴相逻辑电路，是由四个Ｄ触发器、一个二选一选择器和两个反相器构成的，其中第一Ｄ触发器和第二Ｄ触发器的时钟输入端分别接收来自外界需要鉴相的第一时钟信号和第二时钟信号，其输出端有时钟相差信号、时钟相位超前标志信号和滞后标志信号...
该专利属于华为技术有限公司所有，仅供学习研究参考，未经过华为技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。