用于测试集成电路的保险丝熔断可靠性的系统和方法技术方案

本发明专利技术提供一种用于测试保险丝熔断状况的可靠性的系统和方法。保险丝熔断检测电路包括保险丝电路，所述保险丝电路包括具有耦合至地面的第一端的保险丝。共同节点耦合至所述保险丝的第二端。预充电电路耦合至所述共同节点以将所述共同节点预充电至预充电“高”电平。反相器包括反相器输出和反相器输入，其中所述反相器输入耦合至所述共同节点。反馈锁存器耦合在电压源与地面之间，并包括耦合至所述反相器输出的锁存器输入以及耦合至所述共同节点的锁存器输出。包括耦合至所述共同节点的测试电路，其中在正常模式下，所述测试电路为所述反馈锁存器增加强度以用于将所述共同节点保持在所述预充电“高”电平，使得在测试模式下，所述反馈锁存器比在所述正常模式下更弱以用于将所述共同节点保持在所述预充电“高”电平。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术提供一种用于测试保险丝熔断状况的可靠性的系统和方法。保险丝熔断检测电路包括保险丝电路，所述保险丝电路包括具有耦合至地面的第一端的保险丝。共同节点耦合至所述保险丝的第二端。预充电电路耦合至所述共同节点以将所述共同节点预充电至预充电“高”电平。反相器包括反相器输出和反相器输入，其中所述反相器输入耦合至所述共同节点。反馈锁存器耦合在电压源与地面之间，并包括耦合至所述反相器输出的锁存器输入以及耦合至所述共同节点的锁存器输出。包括耦合至所述共同节点的测试电路，其中在正常模式下，所述测试电路为所述反馈锁存器增加强度以用于将所述共同节点保持在所述预充电“高”电平，使得在测试模式下，所述反馈锁存器比在所述正常模式下更弱以用于将所述共同节点保持在所述预充电“高”电平。【专利说明】
技术介绍
集成电路可包括可用于代替受损元件部分的冗余元件。例如，一种类型的存储器电路包括存储器单元的动态随机存取存储器(DRAM)阵列。存储器单元以行和列排列，行和列的每一者可定址以用于存储信息位。随着存储器单元密度的增加，在制造过程中故障单元的数量也增加。为降低故障单元的影响，可使用冗余存储器单元或更确切地说存储器单元的冗余区段来修复阵列的受损区段，其中受损区段包括一个或多个受损存储器单元。执行测试过程以确定存储器的区段是否受损。通过这种方式，可确定存储器单元的哪些行和列，更具体地讲，存储器阵列的哪些区段需要修复。测试过程可在包含存储器阵列的装置的外部执行，或者可使用内置于装置中的故障诊断电路(例如，包括存储器装置的集成电路)在内部执行。一旦识别集成电路的受损区段，修复过程便包括将受损区段更换为冗余资源。例如，在存储器阵列中，可通过保险丝电路的应用来实现冗余区段的选择。更具体地讲，与冗余区段相联系的保险丝可熔断，使得在保险丝完好时访问存储器的初始但后期受损的区段以进行存储器存储，但在保险丝熔断时，则将冗余区段(而不是受损区段)用于存储器存储。多种技术可用来对存储器阵列进行编程以用于修复，更具体地讲，用来熔断保险丝以用于冗余区段的选择。所有这些技术具有相关的故障率，在所述故障率下，所选保险丝仅部分熔断，而不完全熔断。就部分熔断的保险丝而言，存储器阵列的完整性存在风险。部分熔断的保险丝在一些情况下可仍允许存储器阵列的受损区段(而不是所需冗余区段)的使用。在其他情况下，部分熔断的保险丝正常但仅临时地工作，因为冗余区段相比受损区段更具可选择性。然而，随时间推移，至少对于用于在存储器阵列的受损区段与冗余区段之间进行选择的存储器控制器而言，部分熔断的保险丝将回到其初始状态并充当完好的保险丝。例如，部分熔断的保险丝可发生被动氧化，这将趋向于使保险丝回到其初始状态(例如，完好且未熔断)。在修复过程期间，可执行测试以检查保险丝是否已熔断。然而，这些测试未设计用于检测部分熔断的保险丝。由此，受传统测试的部分熔断的保险丝将表现为完全熔断，而实际上正好相反。在这种情况下，由于部分熔断的保险丝对于存储器控制器而言仍看起来像完好的保险丝，因此存储器的受损区段被不正确地用于存储器访问及控制，而非对冗余区段的预期选择。由于信息持续存储在存储器阵列的受损区段中，因此这将引发存储错误。
技术实现思路
本专利技术的实施例总体上涉及集成电路和保险丝电路，所述保险丝电路能够藉由通过对应的熔断保险丝进行的对电路的冗余部分的选择来提供制造后修复。例如，集成电路可包括存储器结构，例如存储器单元的DRAM阵列，其中存储器结构包括冗余部分。在发现存储器阵列的故障部分时，通过使用任何可用的方式(例如，激光微调、电气信号发送等)藉由保险丝的熔断可选择对应的冗余部分。本专利技术的实施例提供用于测试保险丝熔断状况的可靠性(或换言之，保险丝为完全熔断而不仅是部分熔断的可靠性)的电路和方法。由此，本专利技术的实施例能够发现保险丝何时部分熔断。在一个实施例中，保险丝熔断检测电路包括保险丝电路，该保险丝电路包括具有耦合至地面的第一端的保险丝。共同节点耦合至保险丝的第二端。预充电电路耦合至共同节点以将共同节点预充电至预充电“高”电平。反相器包括反相器输出和反相器输入，其中反相器输入耦合至共同节点。反馈锁存器耦合在电压源与地面之间，并包括耦合至反相器输出的锁存器输入以及耦合至共同节点的锁存器输出。包括耦合至共同节点的测试电路，其中在正常模式下，测试电路为反馈锁存器增加强度以用于将共同节点保持在预充电“高”电平，使得在测试模式下，反馈锁存器比在正常模式下更弱以用于将共同节点保持在预充电“高”电平。在另一个实施例中，公开了一种用于测试保险丝的保险丝熔断状况的可靠性的方法。该方法包括提供保险丝电路，该保险丝电路包括耦合至地面的第一端以及耦合至共同节点的第二端。提供反相器电路，该反相器电路包括反相器输出和反相器输入，其中输入耦合至共同节点。提供耦合在电压源与地面之间的反馈锁存器，其中反馈锁存器包括耦合至反相器输出的锁存器输入以及耦合至共同节点的锁存器输出。提供耦合至共同节点的测试电路。在正常模式下，测试电路为反馈锁存器增加强度以用于将共同节点保持在预充电“高”电平，使得在测试模式下，反馈锁存器比在正常模式下更弱以用于将共同节点保持在预充电“高”电平。在又一个实施例中，保险丝熔断检测电路包括保险丝电路，该保险丝电路包括具有耦合至地面的第一端以及耦合至共同节点的第二端的保险丝。保险丝电路包括串联耦合至共同节点与第一端之间的保险丝的可定址晶体管。预充电电路耦合至共同节点以将共同节点驱动或预充电至预充电“高”电平。检测电路包括具有反相器输出和反相器输入的反相器，其中反相器输入耦合至共同节点。提供反馈锁存器电路，该反馈锁存器电路包括P沟道金属氧化物场效应晶体管(MOSFET)，其具有耦合至输出的栅极、耦合至电压源的源极以及耦合至共同节点的漏极。反馈锁存器电路包括n沟道M0SFET，其具有耦合至反相器输出的栅极、耦合至共同节点的源极以及耦合至地面的漏极。保险丝熔断检测电路还包括测试电路，该测试电路包括贡献晶体管(contribution transistor),该贡献晶体管具有稱合至反相器输出的栅极以及耦合至共同节点的漏极。测试电路还包括开关晶体管，该开关晶体管具有耦合至电压源的源极、耦合至贡献晶体管的源极的漏极以及由测试模式信号控制的栅极。在阅读各附图中示出的实施例的下列详细描述之后，本领域普通技术人员将认识到本专利技术的各种实施例的这些及其他目的和优点。【专利附图】【附图说明】附图示出了本专利技术的实施例并且连同描述一起用于说明本专利技术的原理，所述附图并入本说明书并且构成本说明书的一部分并且其中类似的数字表示类似的元件。图1为根据本专利技术的一个实施例的、用于测试集成电路中保险丝的熔断的可靠性的保险丝熔断检测系统和/或电路的框图。图2为根据本专利技术的一个实施例的、能够测试集成电路中保险丝的熔断的可靠性的保险丝熔断检测电路的框图。图3为根据本专利技术的一个实施例的简化电路图，侧重于在正常模式及测试模式期间的测试电路的贡献，其中测试电路作为保险丝熔断检测电路的一部分而包括在内。图4为根据本专利技术的一个实施例的流程图，示出了用于检测保险丝熔断状况的可靠性的方法。图5为图表，示出了对于保险丝熔断检测电路而言可执行的正常模式和测试模式以及检本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·C·帕里斯，
申请(专利权)人：泰塞拉公司，
类型：
国别省市：