本发明专利技术提供了一种带有绝缘埋层的高压晶体管，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；进一步包括第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面。本发明专利技术的优点在于提高了器件的电流驱动能力，减小导通电阻。
【技术实现步骤摘要】
带有绝缘埋层的高压晶体管
本专利技术涉及半导体器件领域，尤其涉及一种带有绝缘埋层的高压晶体管。
技术介绍
横向高压器件由于漏极、源极、栅极都在芯片表面，易于通过内部连接与低压器件集成，被广泛用于高压集成电路或功率集成电路中。但横向高压器件的比导通电阻与击穿电压存在一个矛盾关系。由于存在一个较长的漂移区，器件面积不可能太小，这就阻碍了比导通电阻的进一步缩小。沟槽栅一般用在纵向DMOS器件土,主要的原因在于沟槽栅将沟道电流从器件表面引入体内与纵向结构的电流流向一致。这个结构还能提高击穿电压值，同时沟槽栅结构能很好的控制沟道长度,减小热载流子效应,减小阈值电压的漂移,因此这种器件结构能改善饱和区特性,提高转移特性曲线的线性度,从而提高了器件的可靠性和寿命。将沟槽结构用于横向高压器件，可以缩小漂移区的尺寸，也就是可以在相同器件尺寸下延长耐压漂移区，因此可以有效的缩小器件的面积，进而获得击穿电压与比导通电阻的良好折衷。
技术实现思路
本专利技术所要解决的技术问题是，提供一种带有绝缘埋层的高压晶体管，可以提高高压晶体管的电流驱动能力，减小导通电阻。为了解决上述问题，本专利技术提供了一种带有绝缘埋层的高压晶体管，采用带有绝缘埋层的衬底，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型，所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；进一步包括第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面。可选的，所述器件层中的掺杂浓度分布满足如下条件：源极下方器件层的掺杂浓度小于第一栅介质层下方器件层的掺杂浓度，且第一栅介质层下方器件层的掺杂浓度小于漏极下方器件层的掺杂浓度。可选的，所述第二栅介质层进一步延伸覆盖至器件层在源极一侧的表面和侧面，且第二栅介质层延伸部分的表面亦覆盖第二栅极。可选的，所述器件层的掺杂浓度范围是1×1016cm-3至9×1017cm-3。可选的，所述漏极下方的器件层中进一步包括一从器件层表面贯穿至绝缘埋层的辅助耗尽层，所述辅助耗尽层与第一栅介质层具有一距离，所述辅助耗尽层具有第二导电类型；所述辅助耗尽层的掺杂浓度是范围是1×1016cm-3至9×1017cm-3。可选的，所述第一导电类型为N型，第二导电类型为P型。可选的，所述第一导电类型为P型，第二导电类型为N型。本专利技术的优点在于，采用了双栅结构，在第一栅极和第二栅极上同时施加电压，使掺杂阱的两个不同表面同时发生反型，形成两个导电沟道，将源极和漏极导通，从而实现器件的开关特性。双栅结构相对于采用单一栅极来说提高了器件的电流驱动能力，减小导通电阻。附图说明附图1所示是本专利技术所述带有绝缘埋层的高压晶体管的第一具体实施方式的结构示意图。附图2所示是本专利技术所述带有绝缘埋层的高压晶体管的第二具体实施方式的结构示意图。具体实施方式下面结合附图对本专利技术提供的带有绝缘埋层的高压晶体管的具体实施方式做详细说明。附图1所示是本专利技术所述带有绝缘埋层的高压晶体管的第一具体实施方式的结构示意图。所述高压晶体管采用带有绝缘埋层12的衬底，所述绝缘埋层将衬底分割成器件层11和支撑层13，所述器件层11具有第一导电类型。所述器件层的掺杂浓度范围是1×1016cm-3至9×1017cm-3。所述高压晶体管包括源极23、漏极24、第一栅极21和第二栅极22。所述器件层11中具有一第一沟槽311，所述第一沟槽311内填充第一栅介质层31，所述第一栅介质层31的表面进一步具有一第二沟槽312，所述第一栅极21设置于所述第二沟槽312中。所述源极23和漏极24具有第一导电类型，且位于器件层11中第一栅介质层21的两侧，所述源极23进一步设置在所述器件层11表面的一掺杂阱40中，所述掺杂阱40具有第二导电类型。本具体实施方式中，，所述第一导电类型为N型，第二导电类型为P型。在其它的具体实施方式中，亦可是第一导电类型为P型，第二导电类型为N型。源极23和漏极24表面进一步覆盖源电极231和漏电极241。源电极231和漏电极241的材料例如可以是金属。本具体实施方式所示的高压晶体管进一步包括一第二栅极22，所述掺杂阱40的表面覆盖第二栅介质层32，所述第二栅极22设置在所述第二栅介质层32的表面。上述器件是一种双栅晶体管，器件层11的其它区域均视为漂移区。在第一栅极21和第二栅极22上同时施加电压，使掺杂阱40的两个不同表面同时发生反型，形成两个导电沟道，将源极23和漏极24导通，从而实现器件的开关特性。双栅结构相对于单一采用第一栅极21来说提高了器件的电流驱动能力，减小导通电阻。并且，优化漂移区的掺杂浓度还可以进一步提升晶体管的性能。继续参考附图1，可见由器件层11构成的漂移区至少包括源极23下方器件层11构成的第一漂移区51、第一栅介质层31下方器件层11构成的第二漂移区52、以及漏极24下方的器件层11构成的第三漂移区53。在本具体实施方式中，优选第一漂移区51的掺杂浓度小于第二漂移区52的掺杂浓度，且第二漂移区52的掺杂浓度小于第三漂移区53的掺杂浓度。即漂移区采用阶梯掺杂结构，第一漂移区51的掺杂浓度最低，可以有效的降低耐压时器件沟道和漂移区界面处的电场强度。第二漂移区52掺杂浓度大于第一漂移区51，形成浓度梯度，平滑耐压时漂移区的电场强度分布。提高第三漂移区53的掺杂浓度有利于降低漂移区的总电阻。在本具体实施方式中，为了进一步提高晶体管的性能，还进一步设置了具有第二导电类型的辅助耗尽层60。其作用是在晶体管处在耐压状态下辅助耗尽第三漂移区53，因此第三漂移区53的掺杂浓度可以很高。所述辅助耗尽层60-的掺杂浓度是范围是1×1016cm-3至9×1017cm-3。附图2所示是本专利技术所述带有绝缘埋层的高压晶体管的第二具体实施方式的结构示意图。与前一具体实施方式不同的是，本具体实施方式的第二栅介质层32′进一步延伸覆盖至器件层11在源极23一侧的表面和侧面，且第二栅介质层32′延伸部分的表面亦覆盖第二栅极22′。延伸部分相当于第二栅极22′的场板结构，至少包括两个优点：一是在耐压状态下可以对第一漂移区51起到辅助耗尽的作用，并可以在器件导通时对第一漂移区51的载流子起到积累作用，提高漂移区载流子浓度；二是第二栅介质层32′延伸到绝缘埋层12可以用于高压器件与低压器件之间的沟槽隔离，这与目前的典型半导体平面工艺相兼容，易于实现。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员，在不脱离本专利技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种带有绝缘埋层的高压晶体管，采用带有绝缘埋层的衬底，所述绝缘埋层将衬底分割成器件层和支撑层，所述器件层具有第一导电类型，所述高压晶体管包括：第一栅极，所述器件层中具有一第一沟槽，所述第一沟槽内填充第一栅介质层，所述第一栅介质层的表面进一步具有一第二沟槽，所述第一栅极设置于所述第二沟槽中；源极和漏极，所述源极和漏极具有第一导电类型，且位于器件层中第一栅介质层的两侧，所述源极进一步设置在所述器件层表面的一掺杂阱中，所述掺杂阱具有第二导电类型；其特征在于，进一步包括：第二栅极，所述掺杂阱的表面覆盖第二栅介质层，所述第二栅极设置在所述第二栅介质层的表面，所述第二栅介质层进一步延伸覆盖至器件层在源极一侧的表面和侧面，且第二栅介质层延伸部分的表面亦覆盖第二栅极。2.根据权利要求1所述的带有绝缘埋层的高压晶体管，其特征在于，所述器件层中的掺杂浓度分布满足如下条件：源极下方器件层的掺杂浓度...
【专利技术属性】
技术研发人员：魏星，徐大伟，狄增峰，方子韦，
申请(专利权)人：上海新傲科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。