晶圆级封装结构及其形成方法、以及封装方法技术

技术编号:9991986 阅读:83 留言:0更新日期:2014-05-02 07:27
一种晶圆级封装结构及其形成方法、以及封装方法,其中,晶圆级封装结构包括:包括若干芯片区域和位于芯片区域之间的切割道区域的待封装晶圆,且待封装晶圆包括第一面和与第一面相对的第二面;位于待封装晶圆芯片区域第一面的焊垫和感光元件;覆盖于焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域对应的位置;与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。本发明专利技术在封装工艺的最后使封装盖和待封装晶圆自动分离,使得封装工艺后形成的芯片的性能更优越。

【技术实现步骤摘要】
晶圆级封装结构及其形成方法、以及封装方法
本专利技术涉及半导体封装技术,特别涉及一种晶圆级封装结构及其形成方法、以及封装方法。
技术介绍
影像传感器是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感器芯片制作完成后,再通过对影像传感器芯片进行一系列封装工艺从而形成封装好的影像传感器,以用于诸如数码相机、数码摄像机等等的各种电子设备。传统的影像传感器封装方法通常是采用引线键合(WireBonding)进行封装,但随着集成电路的飞速发展,较长的引线使得产品尺寸无法达到理想的要求,因此,晶圆级封装(WLP:WaferLevelPackage)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装技术是对整片晶圆进行封装测试后再切割成单颗芯片的技术,晶圆级封装具有以下的优点:能够对多个晶圆同时加工,封装效率高;在切割前进行整片晶圆的测试,减少了封装中的测试过程,降低测试成本;封装芯片具有轻、小、短、薄的优势。利用现有的晶圆级封装技术对影像传感器进行封装时,为了在封装过程中保护影像传感器的感光元件不受损伤及污染,通常需要在晶圆上表面形成一个封装盖从而保护其感光元件。但即使封装盖是透明的,仍会影响光线的传递,使得影像传感器的感光元件对光线的接受与发射不顺利,从而影响芯片的整体性能。因此,在封装工艺的最后,还需要再把所述封装盖与晶粒剥离开。然而,现有技术预先将封装盖与晶粒剥离开后,随后封装过程中的刻蚀、清洗等工艺又会对晶粒造成一定的损伤,对影像传感器的性能造成不良影响。
技术实现思路
本专利技术解决的问题是提供一种晶圆级封装结构及其形成方法、以及封装方法,在封装工艺完成后,封装盖与晶粒间自动分离,且避免了对晶粒造成损伤。为解决上述问题,本专利技术提供一种晶圆级封装结构,包括:待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,且所述待封装晶圆包括第一面和与所述第一面相对的第二面;位于所述待封装晶圆芯片区域第一面的焊垫和感光元件;覆盖于所述焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域对应的位置;与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。可选的,所述第二围堤结构的宽度小于切割道区域的宽度。可选的,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。可选的,所述第一围堤结构的顶部高于感光元件的顶部。可选的,所述第一围堤结构顶部至感光元件顶部的距离为1μm至50μm。可选的,所述第二围堤结构为一个或多个分立的结构。可选的,所述第二围堤结构和第一围堤结构之间还形成有一个或多个第三围堤结构。可选的,所述第一围堤结构和第二围堤结构的材料为光刻胶或树脂;所述封装盖的材料为无机玻璃、有机玻璃或硅基底。相应的,本专利技术还提供一种晶圆级封装结构的形成方法,包括:提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,所述待封装晶圆包括第一面和与所述第一面相对的第二面,且所述待封装晶圆芯片区域的第一面具有焊垫和感光元件;形成覆盖于所述焊垫和切割道区域表面的初始围堤结构;对所述初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,所述第二围堤结构的宽度小于第一围堤结构的宽度,所述第一围堤结构覆盖于焊垫和切割道区域表面,所述第二围堤结构的位置对应于切割道区域对应的位置;形成与待封装晶圆第一面相对封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。可选的,所述裁剪处理的工艺为镭射工艺或曝光显影工艺。可选的,所述初始围堤结构的材料为正光刻胶时,所述裁剪处理的工艺为镭射工艺或曝光显影工艺;所述初始围堤结构的材料为负光刻胶或树脂时,所述裁剪处理的工艺为镭射工艺。可选的,通过直接键合或利用粘合剂粘合的工艺将封装盖与待封装晶圆固定接合。可选的,所述第一围堤结构的顶部高于感光元件的顶部。可选的,所述第一围堤顶部至感光元件顶部的距离为1μm至50μm。可选的,所述第二围堤结构为一个或多个分立的结构,所述第二围堤结构的宽度小于切割道区域的宽度。可选的,所述第二围堤结构位于第一围堤结构表面,且第二围堤结构和第一围堤结构为一体结构。可选的,第二围堤结构和第一围堤结构之间形成有一个或多个第三围堤结构。相应的,本专利技术还提供一种封装方法,包括:提供晶圆级封装结构;对所述晶圆级封装结构的待封装晶圆的第二面进行减薄;对减薄后待封装晶圆的第二面进行刻蚀,形成贯穿所述待封装晶圆的通孔,所述通孔暴露出待封装晶圆第一面的焊垫;在所述待封装晶圆的第二面和通孔的侧壁形成绝缘层,且暴露出通孔底部的焊垫;在所述绝缘层表面形成金属层,且所述金属层与焊垫相连接,在所述金属层表面形成焊接凸起;沿切割道区域对所述待封装晶圆进行切割,在切割待封装晶圆的同时切割封装盖,使得当待封装晶圆被切割成晶粒时,封装盖与晶粒分离。可选的,对所述待封装晶圆进行切割的工艺为切片刀切割或激光切割。可选的,所述第二围堤结构的宽度小于或等于切割待封装晶圆形成的切口的宽度。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术提供了结构优越的晶圆级封装结构,其中,提供位于焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置;通过第一围堤结构和第二围堤结构将封装盖和待封装晶圆固定接合。采用本专利技术提供的晶圆级封装结构进行封装工艺时,在对待封装晶圆进行切割后,切割道区域被切割去除,同时由于第二围堤结构的位置对应于切割道区域的位置,第二围堤结构也被切割去除,使得封装盖与被切割后的待封装晶圆自动分离。因此,采用本专利技术提供的晶圆级封装结构,既能保证在封装过程中焊垫受到第一围堤结构和第二围堤结构的支撑作用,感光元件免受封装工艺的污染和损伤,又能保证在封装工艺之后,封装盖与被切割的待封装晶圆之间自动分离,提高切割后形成的晶粒的性能。进一步,在封装工艺过程中封装盖与晶粒之间自动分离后,封装盖掉落在第一围堤结构表面,而本专利技术中,第一围堤结构的顶部高于感光元件的顶部,避免掉落的封装盖对感光元件造成损伤。并且,在封装工艺之后形成晶粒,部分第一围堤结构会残留在晶粒中,而本专利技术第一围堤结构的顶部至感光元件顶部的距离为1μm至50μm,使得残留在晶粒中的第一围堤结构的厚度足够薄(残留的第一围堤结构的厚度比感光元件厚度值大1μm至50μm,更有利于感光元件的充分采光,提高晶粒中感光元件的采光效率。相应的,本专利技术提供了一种晶圆级封装结构的形成方法,在形成覆盖于焊垫和切割道区域表面的初始围堤结构之后,对初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,并且第二围堤结构的位置对应于切割道区域对应的位置,使得采用形成的封装结构进行封装时,在切割待封装晶圆时,第二围堤结构会被切割去除;而位于第二围堤结构顶部的封装盖失去与待封装晶圆固定接合的媒介(第二围堤结构)后,封装盖也会与待封装晶圆自动分离,并且未对待封装晶圆本文档来自技高网...
晶圆级封装结构及其形成方法、以及封装方法

【技术保护点】

【技术特征摘要】
1.一种晶圆级封装结构,其特征在于,包括:待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,且所述待封装晶圆包括第一面和与所述第一面相对的第二面;位于所述待封装晶圆芯片区域第一面的焊垫和感光元件;覆盖于所述焊垫和切割道区域表面的第一围堤结构,位于第一围堤结构上方的第二围堤结构,第二围堤结构的宽度小于第一围堤结构的宽度,且第二围堤结构的位置对应于切割道区域的位置,其中,所述第二围堤结构位于第一围堤结构表面,所述第二围堤结构和第一围堤结构为一体结构,且所述一体结构中第二围堤结构的宽度小于切割道区域的宽度;与所述待封装晶圆第一面相对设置的封装盖,且通过所述第一围堤结构和第二围堤结构将封装盖与待封装晶圆固定接合。2.根据权利要求1所述晶圆级封装结构,其特征在于,所述第一围堤结构的顶部高于感光元件的顶部。3.根据权利要求2所述晶圆级封装结构,其特征在于,所述第一围堤结构顶部至感光元件顶部的距离为1μm至50μm。4.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构为一个或多个分立的结构。5.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构和第一围堤结构之间还形成有一个或多个第三围堤结构。6.根据权利要求1所述晶圆级封装结构,其特征在于,所述第一围堤结构和第二围堤结构的材料相同,为光刻胶或树脂;所述封装盖的材料为无机玻璃、有机玻璃或硅基底。7.一种晶圆级封装结构的形成方法,其特征在于,包括:提供待封装晶圆,所述待封装晶圆包括若干芯片区域和位于芯片区域之间的切割道区域,所述待封装晶圆包括第一面和与所述第一面相对的第二面,且所述待封装晶圆芯片区域的第一面具有焊垫和感光元件;形成覆盖于所述焊垫和切割道区域表面的初始围堤结构;对所述初始围堤结构进行裁剪处理,形成第一围堤结构、以及位于第一围堤结构上方的第二围堤结构,所述第二围堤结构的宽度小于第一围堤结构的宽度,所述第一围堤结构覆盖于焊垫和切割道区域表面,所述第二围堤结构的位置对应于切割道区域对应的位置,其中,所述第二围堤结构位于第一围堤结构表面,第二围堤结构和第一围堤结构为一...

【专利技术属性】
技术研发人员:刘张波王之奇喻琼王蔚
申请(专利权)人:苏州晶方半导体科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1