一种具有搭桥晶粒结构的多晶硅薄膜的制备方法技术

本发明专利技术提供了一种制备具有搭桥晶粒结构的多晶硅薄膜的方法，包括：1)在多晶硅薄膜表面旋涂光刻胶；2)软烤，然后使用光刻机对光刻胶进行曝光；3)进行显影处理，在光刻胶中形成多个条形凹槽，周期为0.5-1μm；4)硬烤，然后通过离子注入进行掺杂。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种制备具有搭桥晶粒结构的多晶硅薄膜的方法，包括：1)在多晶硅薄膜表面旋涂光刻胶；2)软烤，然后使用光刻机对光刻胶进行曝光；3)进行显影处理，在光刻胶中形成多个条形凹槽，周期为0.5-1μm；4)硬烤，然后通过离子注入进行掺杂。【专利说明】
本专利技术涉及多晶硅技术，更具体地涉及一种晶粒多晶硅薄膜技术。
技术介绍
在传统的有源矩阵显示领域，TFT通常是用非晶硅(a-Si)材料做成的。这主要是因为其在大面积玻璃底板上的低处理温度和低制造成本。最近多晶硅用于高分辨率的液晶显示器(IXD)和有源有机电致发光显示器(AMOLED)。多晶硅还有着在玻璃基板上集成电路的优点。此外，多晶硅具有较大像素开口率的可能性，提高了光能利用效率并且减少了 LC和底部发光OLED显示器的功耗。众所周知，多晶硅TFT更适合用于驱动OLED像素，不仅因为OLED是电流驱动设备，a-Si TFT有驱动OLED的长期可靠性问题，而且也是因为非晶硅电子迁移率较小，需要大的W/L的比例，以提供足够的OLED像素驱动电流。因此，对于高清晰度显不器，闻品质多晶娃TFT是必不可少的。为了实现有源矩阵TFT显示板的工业化生产，需要非常高的多晶硅薄膜的质量。它需要满足在大面积的玻璃基板上低温处理，低成本的制造，制造工艺稳定，高性能，器件性能的高均匀性和高可靠性。高温多晶硅技术可以用来实现高性能的TFT，但它不能被应用在商业面板中使用的普通玻璃基板。在这种情况下，必须使用低温多晶硅(LTPS)。有三个主要的LTPS技术:(I)在600°C下退火很长一段时间的固相结晶(SPC) ；(2)准分子激光结晶、退火(ELC/ELA)或快速加热退火；(3)金属诱导结晶(MIC)。ELC可以产生最佳效果，但受限于高的设备投资和维护成本，而且玻璃基板的尺寸也难以进一步增加。SPC是最便宜的技术，但需要在600°C下退火24小时左右才结晶。MIC的缺点是金属污染和TFT器件的非均匀性。从而，还没有任何一种技术能够满足所有上述的低成本和高性能的要求。`所有的多晶硅薄膜材料的共同点是，薄膜上的晶粒的结晶方向的大小和形状在本质上是随机分布。当这种多晶硅薄膜被用做TFT的有源层，TFT的电学特性受限于沟道中出现的晶界。晶粒的分布是随机的，使得整个基板的TFT的电学特性不均匀。正是这种电学特性分布离散的问题，使得最终的显示出现如mura的缺陷和非均匀的亮度。
技术实现思路
为克服上述缺陷，本申请提出一种新的方法来改善以上的TFT特性，包括ELA、SPC和MIC技术。通过掺杂多晶硅线，本征的多晶硅是由掺杂的平行线，称之为搭桥晶粒结构(BG)进行连接。本专利技术提供一种制备具有搭桥晶粒结构的多晶硅薄膜的方法，包括:I)在多晶硅薄膜表面旋涂光刻胶；2)软烤，然后使用光刻机对光刻胶进行曝光；3)进行显影处理，在光刻胶中形成多个条形凹槽，周期为0.5-1 ym;4)硬烤，然后通过离子注入进行掺杂。本专利技术还提供一种制备具有搭桥晶粒结构的多晶硅薄膜的方法，包括:I)在非晶硅薄膜表面旋涂光刻胶；2)软烤，然后使用光刻机对光刻胶进行曝光；3)进行显影处理，在光刻胶中形成多个条形凹槽，周期为0.5-1 ym;4)硬烤，然后通过离子注入进行掺杂；5)使非晶硅薄膜结晶化。这种先在非晶硅上掺杂形成BG线再结晶的方法，与先把非晶硅结晶，再在多晶硅上形成BG线的方法相比，至少具有以下优点:当在非晶硅上进行P型掺杂，退火时更能促进非晶硅的结晶；由于掺杂物质在非晶硅结晶时会进行扩散，利用这点，可以更好地控制掺杂区与非掺杂区的比例，进一步地缩小存在于非掺杂区的晶界的几率，同时降低短路的风险；再有，由于退火工艺是在掺杂之后，在把非晶硅结晶化的同时也把掺杂物激活了。根据本专利技术提供的方法，其中软烤的步骤包括在90摄氏度下加热I分钟。根据本专利技术提供的方法，其中硬烤的步骤包括在120摄氏度下加热。根据本专利技术提供的方法，其中在波长为365nm光下对光刻胶进行曝光。根据本专利技术提供的方法，其中在曝光后，在110°C加热I分钟之后，再进行显影处理。根据本专利技术提供的方法，掺杂浓度在IO1Vcm2到IOlfVcm2范围内。根据本专利技术提供的方法，掺杂浓度在IO1Vcm2到4X IO1Vcm2范围内。使用这种BG多晶硅层作为有源层，保证电流垂直流过平行线TFT设计，晶界的影响可以减少。阈值电压，开关比率，器件迁移率，整个基板的均匀性，亚阈值斜率和器件的可靠性这些重要的特性都可以使用现在的这种技术得到改进。这些改进，同时也可以使得成本较低，价格更为低廉，使高性能的LTPS TFT成为现实。【专利附图】【附图说明】以下参照附图对本专利技术实施例作进一步说明，其中:图1a和图1b分别为低温多晶硅薄膜和对应的势垒分布的示意图；图2a和图2b分别为搭桥晶粒多晶娃薄I旲和对应的势鱼分布的不意图；图3为形成BG线结构的横截面示意图；图4为以PR1075形成的周期为I U m的BG线图案的SEM图片；图5为劳埃德干涉示意图；图6为使用LIL形成BG线的横截面示意图；图7为通过LIL系统实现的正胶片的SEM图片；图8为通过LIL系统实现的负胶片的SEM图片；图9为NIL过程示意图，图9a为压膜，图9b为脱模；图10a、IOb和IOc分别为样品A、样品B和样品C结晶的横截面不意图；图11为所有样品通过光刻胶和离子注入形成BG线后的横截面示意图；图12a、12b和12c为TMAH刻蚀大晶粒多晶硅、小晶粒多晶硅和SR-MILC多晶硅的显微照片。【具体实施方式】通常情况下，多晶硅由两个部分组成，一种是单一的晶粒区域，另一种是晶界。晶粒内的导电特性几乎是相同的，而跨晶界的传导较差，这会导致整体的迁移率的损失和阈值电压的增加。多晶硅薄膜的薄膜晶体管(TFT)的有源通道通常由这样的多晶硅薄膜组成。随意性和变化的导电特性不利于显示性能和画面质量。典型的多晶硅结构图如图1a所示，低温多晶硅薄膜包括晶粒和晶粒的边界。相邻的晶粒之间有明显的晶界。通常情况下，晶粒的长度是在几十纳米，到几微米大小之间，被认为是一个单一的晶体。晶界处通常分布有很多错位，堆栈故障和悬挂键缺陷。由于不同的制备方法，低温多晶硅薄膜内的晶粒可能是随机分布或呈方向性分布的。在晶界存在严重缺陷，将引起高势垒，如在图1b所示。势垒(或斜势垒的垂直分量)垂直方向的载流子传输会影响到初始状态和载流能力。这种低温多晶硅薄膜制备的薄膜晶体管阈值电压，场效应迁移率都受限于晶界势垒。起连结作用的晶粒边界应用于TFT时，也会在高的反向栅极电压下，造成较大的漏电流。搭桥晶粒(BG)的多晶硅技术是在TFT的有源层，通过使用平行导电带或线连接晶粒的技术。形成导电带或垂直方向的电流流过的晶粒的跨越线，可以大大提高TFT的性能。这些跨越线可以减少结晶晶界的影响，如在图2(b)项所示。这种结构被定义为搭桥晶粒(BG)的结构。所述“搭桥”是由平行的高掺杂的线条组成，我们称之为BG线。多晶硅薄膜上形成的BG线应狭窄，彼此非常接近。该线的宽度和间距应与晶粒的大小类似。导电线不应互相接触，并应涵盖整个多晶硅薄膜以便以后处理。BG线的主要功能是在晶粒之间垂直于电流的流动方向架桥。因此，电流沿着这些线路流动不再是一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：赵淑云，郭海成，王文，
申请(专利权)人：广东中显科技有限公司，
类型：发明
国别省市：