一种显示器，包括面板、数据驱动器及扫描驱动器。面板包括像素、数据线及扫描线。数据线用以传递数据信号至像素，而扫描线用以传递扫描信号至像素。数据驱动器用以提供数据信号，而扫描驱动器用以提供扫描信号。扫描驱动器包括移位寄存器电路。移位寄存器电路包括多级进位移位寄存器及至少一第一级缓冲移位寄存器。多级进位移位寄存器包括第一进位移位寄存器及第二进位移位寄存器。第一进位移位寄存器用以产生第一启动信号启动第二进位移位寄存器。第一启动信号启动第一级缓冲移位寄存器以产生第一输出信号，第一输出信号对应于所述至少一扫描信号。
【技术实现步骤摘要】
【专利摘要】一种显示器，包括面板、数据驱动器及扫描驱动器。面板包括像素、数据线及扫描线。数据线用以传递数据信号至像素，而扫描线用以传递扫描信号至像素。数据驱动器用以提供数据信号，而扫描驱动器用以提供扫描信号。扫描驱动器包括移位寄存器电路。移位寄存器电路包括多级进位移位寄存器及至少一第一级缓冲移位寄存器。多级进位移位寄存器包括第一进位移位寄存器及第二进位移位寄存器。第一进位移位寄存器用以产生第一启动信号启动第二进位移位寄存器。第一启动信号启动第一级缓冲移位寄存器以产生第一输出信号，第一输出信号对应于所述至少一扫描信号。【专利说明】显示器本申请是申请日为2010年12月6日的申请号为201010593646.7的专利技术专利申请(专利技术名称:显示器)的分案申请。
本专利技术是有关于一种显示器，且特别是有关于一种分别独立产生启动信号及输出信号的显不器。
技术介绍
请同时参照图1及图2，图1绘示为传统移位寄存器电路的示意图，图2绘示为图1的信号时序图。传统移位寄存器电路122包括数级移位寄存器。为方便说明起见，在此以第I级移位寄存器SRl至第4级移位寄存器SR4为例说明。第I级移位寄存器SRl至第4级移位寄存器SR4用以产生第I级输出信号01至第4级输出信号04。第I级移位寄存器SRl的第I级输出信号01会输入至第2级移位寄存器SR2，并启动第2级移位寄存器SR2产生第2级输出信号02。第2级移位寄存器SR2的第2级输出信号02会输入至第3级移位寄存器SR3，并启动第3级移位寄存器SR3产生第3级输出信号03。第3级移位寄存器SR3的第3级输出信号03会输入至第4级移位寄存器SR4，并启动第4级移位寄存器SR4产生第4级输出信号04，以此类推。请参照图3，图3绘示为第一种传统移位寄存器的电路图。第I级移位寄存器SRl包括晶体管Tl至T4。晶体管Tl根据时钟脉冲信号CKl输出第I级输出信号01，而晶体管T2耦接晶体管Tl并受控于第2级移位寄存器SR输出的第2级输出信号02。晶体管T3受控于第2级缓冲移位寄存器SR2输出的第2级输出信号02，而晶体管T4耦接晶体管T3，并根据第I级启动信号STV驱动晶体管Tl。晶体管T2经耦合电容Cb耦接至晶体管Tl及晶体管T2。第2级移位寄存器SR2的电路设计与第I级进位移位寄存器SRl相同在此不另行赘述。请参照图4，图4绘示为第二种传统移位寄存器的电路图。图4与图3不同之处在于图4的移位寄存器SR1’及SR2’更包括晶体管T5。晶体管T5受控于节点B的电位以选择性地根据时钟脉冲信号CKl输出启动信号C2启动移位寄存器SR2。然而，显示面板的可显示区(或称为AA区)，其扫描线与数据线交错，当数据线上的电压发生变化时，连带影响扫描线上的电压。所以传统移位寄存器电路的输出信号会受到噪声的干扰。当受到噪声干扰的输出信号作为下一级移位寄存器的输入时，将使得噪声被放大而导致移位寄存器电路的操作异常。
技术实现思路
本专利技术是有关于一种显示器，其采用进位(Carry)移位寄存器独立的输出启动信号并采用缓冲(Buffer)移位寄存器独立的输出来输出信号。由于缓冲移位寄存器及进位移位寄存器区隔为两个独立的回路，因此缓冲移位寄存器产生的输出信号不会作为下一级的启动信号。如此一来，当缓冲移位寄存器受到噪声干扰时，噪声不会被输入至下一级。所以不会因为噪声放大而导致移位寄存器电路操作异常的状况发生。根据本专利技术的另一方面，提出一种显示器。显示器包括面板、数据驱动器及扫描驱动器。面板包括像素、数据线及扫描线。数据线用以传递数据信号至像素，而扫描线用以传递扫描信号至像素。数据驱动器用以提供数据信号，而扫描驱动器用以提供扫描信号。扫描驱动器包括移位寄存器电路。移位寄存器电路包括多级进位移位寄存器及至少一第一级缓冲移位寄存器。多级进位移位寄存器包括第一进位移位寄存器及第二进位移位寄存器。第一进位移位寄存器用以产生第一启动信号启动第二进位移位寄存器。第一启动信号启动第一级缓冲移位寄存器以产生第一输出信号，第一输出信号对应于所述至少一扫描信号。【专利附图】【附图说明】为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的【具体实施方式】作详细说明，其中:图1绘示为传统移位寄存器电路的示意图。图2绘示为图1的信号时序图。图3绘示为第一种传统移位寄存器的电路图。图4绘示为第二种传统移位寄存器的电路图。图5绘示为一种显示器的示意图。图6绘示为一种面板的示意图。图7绘示为依照第一实施例的移位寄存器电路的部分示意图。图8绘示为进位移位寄存器与缓冲移位寄存器的第一种电路图。图9绘示为图8的信号时序图。图10绘示为进位移位寄存器与缓冲移位寄存器的第二种电路图。图11绘示为图10的信号时序图。图12绘示为依照本专利技术第二实施例的移位寄存器电路的部分示意图。图13绘示为依照本专利技术第三实施例的移位寄存器电路的部分示意图。主要元件符号说明:50:显示器122:传统移位寄存器电路510:面板512:像素514:扫描线516:数据线520:扫描驱动器522、524、526:依照本专利技术较佳实施例的移位寄存器电路530:数据驱动器SRl ?SR4、SRl ’ ?SR4’、SRla ?SR5a、SRlb ?SR5b:移位寄存器B、B’:节点Tl ?T5、Tla ?T5a、Tlb ?T5b:晶体管Cb、Cb’:耦合电容Cl?C3:稳压电容【具体实施方式】请同时参照图5及图6,图5绘示为一种显示器的示意图，图6绘示为一种面板的不意图。显不器50包括面板510、扫描驱动器520及数据驱动器530。面板510包括像素512、扫描线514及数据线516。数据驱动器530用以提供数据信号Dl至Dm，而扫描驱动器520用以提供扫描信号SI至Sn。数据线516用以传递数据信号Dl至Dm至像素512，而扫描线514用以传递扫描信号SI至Sn至像素512。前述扫描驱动器520例如为非晶硅栅极驱动器(Amorphous Silicon Gate, ASG),且形成于面板 510。扫描驱动器520包括移位寄存器电路用以提供分别对应于扫描信号SI至Sn的输出信号。移位寄存器电路采用进位(Carry)移位寄存器独立的输出启动信号并采用缓冲(Buffer)移位寄存器独立的输出来输出信号。由于缓冲移位寄存器及进位移位寄存器区隔为两个独立的回路，因此缓冲移位寄存器产生的输出信号不会作为下一级的启动信号。如此一来，当缓冲移位寄存器受到噪声干扰时，噪声不会被输入至下一级。所以不会因为噪声放大而导致移位寄存器电路操作异常的情事发生。下述兹以数个实施例进一步说明移位寄存器电路的组成。第一实施例请参照图7，图7绘示为依照第一实施例的移位寄存器电路的部分示意图。第一实施例是以一级进位移位寄存器搭配一级缓冲移位寄存器为例说明。前述扫描驱动器520进一步包括移位寄存器电路522。移位寄存器电路522用以输出分别对应于扫描信号SI至S4的第I级输出信号01至第4级输出信号04。移位寄存器电路522包括第I级进位移位寄存器SRla至第4级进位移位寄存器SR4a及第I级缓冲移位寄存器SRlb至第4级缓冲移位寄存器SR4b。由此可知，移位寄存器电路522的进位移位寄存器的个数与缓冲本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：宋立伟，陈彦玮，蔡宗霖，
申请(专利权)人：群康科技深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。