集成电路制造技术

提供了在半导体衬底上制造的集成电路。一种集成电路包括：第一和第二双极型晶体管，第一双极型晶体管的基极和集电极联接到第二双极型晶体管的基极；第一和第二电阻器，串联联接在第二双极型晶体管的发射极和地电位之间，分别具有第一和第二电阻值R1和R2，并分别具有第三和第二温度系数TC3和TC2；第三电阻器，联接在一节点和第二双极型晶体管的集电极之间，当电力被供应到集成电路时第一电流流过第三电阻器，第三电阻器具有第三电阻值R3以及第三温度系数TC3；电流镜，联接到第一和第二双极型晶体管，使得当电力被供应到集成电路时第一电流流过第一和第二双极型晶体管中的每个，第一和第二电阻值使得第一电流在温度变化下恒定。

【技术实现步骤摘要】
集成电路本申请是申请日为2010年9月29日、名称为“与温度无关的参考电路”的第201010501592.7号专利技术专利申请的分案申请。
本公开内容总体涉及与温度无关的参考电路（temperatureindependentreferencecircuits）领域，更具体而言，涉及在半导体芯片上制造的与温度无关的电压参考电路和与温度无关的电流参考电路。
技术介绍
与温度无关的参考电路已广泛用于集成电路（IC）中许多年。与温度无关的参考电路的目的是产生在温度变化下基本恒定的（substantiallyconstantwithtemperature）参考电压和/或参考电流。在现有技术的IC中，经温度补偿的（temperature-compensated）参考电压和经温度补偿的参考电流有时在同一硅芯片上使用分立的电路来生成。一般而言，首先得到与温度无关的电压参考，然后利用该与温度无关的电压得到与温度无关的电流。但是，这种方法的缺陷是，用来分立地生成参考电压和参考电流的线路（circuitry）通常是复杂的，且一般占据该半导体（例如硅）管芯（die）的大面积。附图说明在附图的图中以示例而非限制的方式图解了本专利技术，附图中：图1图解了用于在集成电路（IC）上同时生成经温度补偿的参考电压和经温度补偿的参考电流两者的与温度无关的参考电路的电路示意图。图2图解了用于在集成电路（IC）上同时生成经温度补偿的参考电压和经温度补偿的参考电流两者的与温度无关的参考电路的另一示例性电路示意图。具体实施方式在以下的描述中阐述特定细节，如器件类型、导电类型、电压、部件值、配置等，以提供对本专利技术的彻底理解。但是，相关领域的普通技术人员将意识到，实施所描述的实施方案可以不需要这些特定细节。应意识到，尽管公开了在某些电路配置中利用特定晶体管类型（例如N沟道场效应晶体管）的IC，但是在其他实施方案中也可以使用不同的晶体管类型（例如P沟道）。在另一些实施方案中，以示例的方式示出的金属氧化物半导体场效应晶体管（MOSFET）器件中的一些或全部可以被替换成双极结型晶体管（BJT）、绝缘栅场效应晶体管（IGFET）或其它提供晶体管功能的器件结构。此外，集成电路领域以及电压和/或电流参考电路领域的技术人员将理解，晶体管器件，如在图中以示例的方式示出的晶体管器件，可以与其它晶体管器件结构集成，或者制作或配置成使得不同的器件共享连接和半导体区域（例如，N阱、衬底等）。对本公开文本来说，“地”或“地电位”指这样的参考电压或电位：电路或IC的所有其它电压或电位都是相对于该参考电压或电位来定义或测量的。图1图解了用于在IC上同时生成经温度补偿的参考电压和经温度补偿的参考电流两者的与温度无关的参考电路100的电路示意图。（在本申请的语境中，认为术语“IC”与单块器件（monolithicdevice）是同义的。）与温度无关的参考电路100包括NPN双极型晶体管Q1、Q2、Q3和Q4。晶体管Q1和Q2是相匹配的器件，其中Q1相对于Q2的发射极尺寸比（emittersizeratio）为“a”，其中“a”是大于1的整数。Q2的发射极被示为联接到地。Q1的发射极，即节点VX，通过串联连接的电阻器R1和R2联接到地。在示出的实施方案中，与温度无关的电流参考IREF流过电阻器R1和R2，其中IREF=VX/(R1+R2)。Q1的集电极，即节点102，联接到Q3的基极和电阻器R3的一端。R3的另一端，即节点103，连接到晶体管Q4的发射极。节点103提供从与温度无关的电流参考IREF得到的与温度无关的电压参考VREF，如下文更详细描述的。继续来看图1的实施例，晶体管Q4的基极共同联接到Q3的集电极、电阻器R4和p沟道金属氧化物半导体场效应晶体管（PMOS）MP1的漏极。R4的另一端和MP1的源极被连接到电压供应电位VDD。MP1的栅极被联接以接收上电（PU）信号，该上电信号确保该电路的适当运作。在上电时，VDD从地电位攀升（rampup），且PU初始是低的，以将电流驱动到Q4的基极。当VDD达到高至足以让电路100运作的电位时，上电信号PU变为高，从而关闭（turnoff）MP1。与温度无关的参考电路100还包括联接在VDD和Q4的集电极之间的PMOS晶体管MP2。MP2的栅极和漏极共同联接到与NPN晶体管Q1和Q2成电流镜配置（currentmirrorconfiguration）的相匹配的PMOS晶体管MP3和MP4的栅极，从而通过MP4来反射与温度无关的电流参考IREF，以供在该IC上别的地方输出。本领域的从业者将意识到，图1的电路生成经温度补偿的电流IREF，然后该电流被用来在节点103处生成经温度补偿的电压VREF。为了实现该结果，电阻器R3和R1具有比值M并且相匹配，这意味着它们具有相同的电阻温度系数（temperaturecoefficientofresistance），因为它们在该IC上由相同的材料制成。在一个实施方案中，R1和R3包括注入有或掺杂有P型掺杂剂的半导体材料。温度系数TC可以被定义为当温度改变1摄氏度时物理性质的相对变化。电阻器R3和R1的温度系数TC3为正，且大于ΔVBE的正温度系数TC1。具体而言，ΔVBE是晶体管Q1的基极－发射极间的电压与晶体管Q2的基极－发射极间的电压之差。电阻器R2由与电阻器R3和R1相比不同的材料类型（例如，多晶硅）制成。R2的温度系数TC2也为正，但小于TC1。当该电路在适当运作时，电流镜晶体管MP2和MP3迫使流过Q1和Q2的电流相等，从而导致了串联连接的电阻器R1和R2两端的ΔVBE。电阻比R1/R2被选择为使得TC1=TC2×(R2/(R1+R2))+TC3×(R1/(R1+R2))。这使组合电阻R1+R2随温度的变化与ΔVBE随温度的变化相同，从而导致了流过R1和R2的在温度变化下恒定（constantovertemperature）的电流IREF。为了更好地理解与温度无关的参考电路100的运作，可以用以下等式数学地表示与温度无关的电流参考IREF：为了实现与温度无关的电流参考IREF，ΔVBE的百分比变化应等于总电阻(R1+R2)的百分比变化。如进一步示出的，ΔVBE的百分比变化可以用下面的等式（2）计算：其中，ΔVBEF表示在最终温度下Q1和Q2之间的基极－发射极电压之差，ΔVBEI表示在初始温度下Q1和Q2之间的基极－发射极电压之差。本领域技术人员已知，可以根据以下等式确定ΔVBE：ΔVBE＝VBE2-VBE1＝VT·lna(3)其中，ln是自然对数，“a”是Q1对Q2的相对尺寸比，VT是仅随温度改变而改变的常量。这导致如下所示的等式（4），等式（4）给出了用VT表示的ΔVBE的百分比变化：其中，VTF是常量VT在最终温度下的值，VTI是常量VT在初始温度下的值。如所示出的，(R1+R2)的百分比变化可以用下面的等式（5）计算：(R1+R2)的百分比变化以上等式可以这样实现：根据每个电阻器的电阻的百分比变化来设置R1和R2，使得总电阻随温度的总百分比变化与ΔVBE随温度的总百分比变化匹配。如上文说明的，在一个实施方案中，电阻器R1和R2由不同的材料制成，因此这两个电阻器的电阻值随温度的本文档来自技高网...

【技术保护点】

【技术特征摘要】
2009.10.02 US 12/587,2041.在半导体衬底上制造的集成电路，包括：第一和第二双极型晶体管，所述第一双极型晶体管的基极和集电极联接到所述第二双极型晶体管的基极，并且所述第一双极型晶体管的发射极联接到地电位；第三双极型晶体管，所述第三双极型晶体管的发射极联接到所述地电位，所述第三双极型晶体管的基极联接到所述第二双极型晶体管的集电极；第一和第二电阻器，所述第一和第二电阻器串联联接在所述第二双极型晶体管的发射极和所述地电位之间，所述第一和第二电阻器分别具有第一和第二电阻值R1和R2，并分别具有第三和第二温度系数TC3和TC2；第三电阻器，所述第三电阻器联接在一节点和所述第二双极型晶体管的集电极之间，当电力被供应到所述集成电路时，第一电流流过所述第三电阻器，所述第三电阻器具有第三电阻值R3以及第三温度系数TC3，其中所述第三电阻值使得在温度变化下，所述第三双极型晶体管的基极－发射极电压的百分比变化等于所述第三电阻器两端的电压降的百分比变化，从而导致在所述节点处生成在温度变化下恒定的第一电压；以及电流镜，所述电流镜联接到所述第一和第二双极型晶体管，使得当电力被供应到所述集成电路时，第一电流流过所述第一和第二双极型晶体管中的每一个，所述第一和第二电阻值使得所述第一电流在温度变化下恒定，所述第一和第二双极型晶体管的基极－发射极电压之差的温度系数TC1等于TC2×...

【专利技术属性】
技术研发人员：D·龚，L·伦德，
申请(专利权)人：电力集成公司，
类型：发明
国别省市：