半导体衬底及制造方法技术

一种用于形成衬底的方法包括在衬底上形成包括III-V族材料的基层，冷却基层并且在该基层中诱发裂缝、以及在冷却后在基层上形成包括III-V材料的体积层。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种用于形成衬底的方法包括在衬底上形成包括III-V族材料的基层，冷却基层并且在该基层中诱发裂缝、以及在冷却后在基层上形成包括III-V材料的体积层。【专利说明】
以下一般涉及衬底，更具体地，涉及一种形成适合于电子器件的形成的衬底的方法。
技术介绍
包括II1-V族材料(例如，氮化镓(GaN))、三元化合物(例如，氮化铟镓(InGaN)和氮化镓铝(GaAIN))、甚至四元化合物(氮化铝镓铟(AlGaInN))的基于半导体的化合物为直接带隙半导体。此类材料已被公认为具有用于短波长发射的巨大潜力，并因此适用于发光二极管(LED)、激光二极管(LD)、UV检测器以及高温电子器件的制造。然而，由于围绕这种材料的处理，尤其是短波长发射电子设备的制造所需要的高质量的单晶形式的材料的形成的困难已经阻碍了这种半导体材料的开发。GaN不是作为自然产生的化合物被发现，并且由于在通常压力下它的理论熔化温度超过其解离温度，因此不能被熔化以及不能由像硅、砷化镓或蓝宝石的晶锭提取。作为替代，本行业已转向利用外延生长工艺形成块状GaN晶体。然而，包括形成合适的低缺陷密度的块状GaN材料的外延方法仍存在问题。扩展缺陷(穿透位错、堆垛层错和反相边界)的存在导致显著变差的性能并且导致设备的缩短的工作寿命。更具体地，位错表现为非辐射中心，因此降低了由这些材料制造的发光二极管和激光二极管的发光效率。这些位错还增加暗电流。虽然穿透位错并没有阻止高亮度发光二极管的开发，但是位错在诸如高电子迁移率晶体管、场效应晶体管以及其它电子设备的p-n结器件中产生过多的反向偏置漏电流。此外，位错可充当载流子的强散射中心，因此降低了电子和空穴的迁移率，限制了许多半导体器件的性能。行业内高度需要适合于在其上形成电子器件的改进的衬底。
技术实现思路
根据第一方面，用于形成衬底的方法包括在衬底上形成包括II1-V族材料的基层，冷却基层并且在该基层中诱发裂缝、以及在冷却后在基层上形成包括II1-V材料的体积层(bulk layer)。根据另一方面，用于形成衬底的方法包括在衬底上形成包括II1-V族材料的基层，将该基层冷却至小于约600°C的冷却温度，在冷却后在基层上形成包括II1-V族材料的体积层，其中形成体积层利用三维(3D)外延生长模式完成。在又一方面，用于形成衬底的方法包括在衬底上形成包括II1-V族材料的随机排列的岛特征(island feature),将随机排列的岛特征聚结到基层中作为包括II1-V族材料的均匀厚度的连续层，以及冷却基层并在基层中形成裂缝。该方法进一步包括在冷却后在基层上形成包括II1-V族材料的体积层，其中形成体积层利用三维(3D)生长模式完成。根据再一方面，衬底包括具有II1-V族材料的主体和对于在主体上的表面处的至少一个测量的点具有的双峰特征(signature)的X射线衍射扫描分布(prof ile),该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰，以及其中第一峰具有与第二峰的强度显著不同的第一强度。在另一方面，衬底包括具有氮化镓的主体和限定在主体上的表面处的至少一个测量的点的双峰特征的X射线衍射扫描分布，该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰，其中第一峰强度(PIl)和第二峰强度(PI2)基于方程ΛΡΙ=χ100% 相差至少 5%，其中 PIl 大于 ΡΙ2。衬底包括由氮化镓组成的主体，该氮化镓具有限定主体上的表面处的至少一个测量的点的双峰特征的X射线衍射扫描分布，该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰。第一峰强度(PIl)和第二峰强度(ΡΙ2)基于方程ΛΡΙ=χ100%相差至少5%，其中PIl大于ΡΙ2。而且主体具有不大于大约200微米的弓度(bow)ο【专利附图】【附图说明】通过参照附图，能更好地理解本公开，而且使本公开的多个特征和优点对本领域技术人员显而易见，在附图中:图1包括提供根据实施方案的用于形成在电子器件制造中使用的衬底的方法的流程图。图2A — 2D包括根据实施方案的用于形成衬底的工艺的图示。图3包括具有根据实施方案形成的衬底的双峰特征的X射线衍射扫描分布。【具体实施方式】下面一般涉及衬底材料，并且更具体地，涉及由可用于电子器件的制造的半导体材料制成的衬底。更具体地，本文中的实施方案的衬底可用于发光二极管(LED)或激光二极管(LD)的形成。实施方案的衬底可包括包含例如氮化镓(GaN)的II1-V族材料。将理解，对II1-V族材料的引用包括具有来自元素周期表的III族的至少一个元素和来自元素周期表的V族的至少一个元素的化合物。图1包括示出了根据实施方案的用于形成半导体衬底的方法的流程图，该半导体衬底包括适合于电子器件在其上制造的半导体材料。如所示的，工艺在步骤101处通过提供衬底开始，该衬底也称为模板衬底。模板衬底可以为适合于支撑形成于其上的多个层的结构，并且起到用于模板衬底上的多个层的形成的异质外延支撑结构的作用。根据一个实施方案，模板衬底可以为无机材料。一些适合的无机材料可包括氧化物、碳化物、氮化物、硼化物，碳氧化物、硼氧化物、氮氧化物以及它们的组合。在某些实例中，模板衬底可包括氧化铝，并且更具体地，可包括单晶氧化铝(即，蓝宝石)。一个实施方案利用基本由蓝宝石组成的衬底。工艺可在步骤103处通过形成覆盖衬底的缓冲层继续。简要地转向图2A，示出根据实施方案的半导体衬底200。显著地，半导体衬底200可包括衬底201 (即，模板衬底)和覆盖衬底201的缓冲层203。具体而言，缓冲层203可覆盖衬底201的上主表面，并且更具体地，缓冲层203可与衬底201的上主表面直接接触。形成缓冲层203可包括沉积工艺。例如，可将衬底装载到反应室中，以及在反应室内提供合适的环境后，可在衬底上沉积缓冲层。根据一个实施方案，合适的沉积技术可包括化学气相沉积。在一个具体实例中，沉积工艺可包括金属有机物化学气相沉积(MOCVD)。缓冲层203可由多层薄膜形成。例如，如图2A所示，缓冲层203可包括薄膜204和薄膜206。根据实施方案，至少一个薄膜可包括晶体材料。在更具体的实例中，可与衬底201的表面直接接触的薄膜204可包括硅，并且可基本由硅组成。薄膜204可如本文所描述的便于衬底201和覆盖薄膜204的半导体层之间的分离。如图2A所示的，薄膜206可覆盖薄膜204，并且更具体地，可与薄膜204直接接触。薄膜206可具有用于在其上的后续层的外延形成的合适的晶体学特征。显著地，在一个实施方案中，薄膜204可包括半导体材料。合适的半导体材料可包括II1-V族化合物材料。在一个具体实例中，薄膜206可包括氮化物材料。在另一个示例中，薄膜206可包括镓、铝、铟以及它们的组合。但在一个具体实施方案中，薄膜206可包括氮化铝，并且更具体地，薄膜206可基本由氮化铝组成。在示例性结构中，缓冲层203可形成为使得薄膜204包括硅并且直接接触衬底201的主表面。此外，薄膜206可直接接触薄膜204的表面并且包括II1-V族材料。在步骤103处形成缓冲层后，工艺可在步骤105处通过形成覆盖缓冲层203的基层而继续。简要参照图2A，半导体衬底200可包括覆盖缓冲层203的基层2本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：B·博蒙，JP·福里，
申请(专利权)人：圣戈班晶体及检测公司，
类型：
国别省市：