具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管技术

本发明专利技术提供了一种具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管。所述方法包括如下步骤：提供衬底，所述衬底包括器件层；形成晶体管，包括在器件层中形成源极和漏极，并在器件层表面形成栅极；在器件层表面形成绝缘保护层；在所述绝缘保护层表面形成应力层；使晶体管栅极导电沟道所在位置的器件层悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。本发明专利技术的优点在于，栅极所在区域的器件层自由卷曲，器件层在张应力的作用下发生应变，该应变是由物理形变引入的，因此应变稳定，不易消失。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管。所述方法包括如下步骤：提供衬底，所述衬底包括器件层；形成晶体管，包括在器件层中形成源极和漏极，并在器件层表面形成栅极；在器件层表面形成绝缘保护层；在所述绝缘保护层表面形成应力层；使晶体管栅极导电沟道所在位置的器件层悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。本专利技术的优点在于，栅极所在区域的器件层自由卷曲，器件层在张应力的作用下发生应变，该应变是由物理形变引入的，因此应变稳定，不易消失。【专利说明】具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管
本专利技术涉及半导体器件领域，尤其涉及一种具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管。
技术介绍
随着半导体器件尺寸的缩小，传统的体硅材料正接近物理极限。但是对MOS器件驱动电流提升的要求却越来越高。为了改善MOS器件的效能，应变硅技术已被业界采用以提升电流的驱动能力。所谓应变技术是在MOS器件的导电沟道处引入应力，使该处的半导体材料发生应变，进而提闻导电沟道的载流子迁移率的技术。提闻导电沟道的载流子迁移率有利于提闻MOS器件的驱动电流。在现有技术中，通过在衬底中弓I入异质材料，例如在硅衬底中弓I入锗硅层，进而通过晶格失配应力使半导体材料发生应变，是一种最为普遍采用的技术。但该方法工艺复杂且成本昂贵，并且应变材料很难在后续的半导体平面工艺和封装工艺中一直保持应变状态。故，如何在MOS器件的导电沟道中引入稳定的应力，使导电沟道的半导体材料发生应变，是现有技术亟待解决的问题。【专利
技术实现思路
】本专利技术所要解决的技术问题是，提供一种能够MOS器件的导电沟道中引入稳定的应力的具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管。为了解决上述问题，本专利技术提供了一种具有应变沟道的晶体管制备方法，包括如下步骤:提供衬底，所述衬底包括支撑层、支撑层表面的埋层以及埋层表面的器件层；形成晶体管，包括在器件层中形成源极和漏极，并在器件层表面形成栅极；在器件层表面形成绝缘保护层，所述绝缘保护层亦覆盖所述栅极；在所述绝缘保护层表面形成应力层，所述应力层能够在器件层中引入张应力；通过去除部分器件层以及部分埋层的方式使晶体管栅极导电沟道所在位置的器件层悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。可选的，所述器件层的材料为单晶硅，所述应变层的材料选自于W、T1、Cr、Pt、Au、Pd中的一种或者多种。可选的,所述埋层的材料选自于氧化娃和氮化娃中的一种。可选的，所述绝缘保护层的材料选自于氧化硅和氮化硅中的一种。本专利技术进一步提供了一种具有应变沟道的晶体管，包括衬底和晶体管，所述衬底包括支撑层、支撑层表面的埋层以及埋层表面的器件层；所述晶体管包括在器件层中的源极和漏极，以及器件层表面的栅极；在器件层表面覆盖有绝缘保护层，所述绝缘保护层亦覆盖所述栅极；所述绝缘保护层表面覆盖有应力层，所述应力层在器件层中引入张应力；晶体管栅极导电沟道位置的器件层由于部分器件层以及部分埋层被去除而悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。可选的，所述器件层的材料为单晶硅，所述应变层的材料选自于W、T1、Cr、Pt、Au、Pd中的一种或者多种。可选的，所述埋层的材料选自于氧化硅和氮化硅中的一种。可选的，所述绝缘保护层的材料选自于氧化硅和氮化硅中的一种。本专利技术的优点在于，栅极所在区域的器件层自由卷曲，器件层在张应力的作用下发生应变，该应变是由物理形变引入的，因此应变稳定，不易消失。【专利附图】【附图说明】附图1所示是本专利技术【具体实施方式】的实施步骤示意图。附图2A至附图2E所示是本专利技术【具体实施方式】的工艺流程图。【具体实施方式】下面结合附图对本专利技术提供的具有应变沟道的晶体管制备方法以及具有应变沟道的晶体管的【具体实施方式】做详细说明。附图1所示是本专利技术【具体实施方式】的实施步骤示意图，包括:步骤S10，提供衬底，所述衬底包括支撑层、支撑层表面的埋层以及埋层表面的器件层；步骤S11，形成晶体管，包括在器件层中形成源极和漏极，并在器件层表面形成栅极；步骤S12，在器件层表面形成绝缘保护层，所述绝缘保护层亦覆盖所述栅极；步骤S13，在所述绝缘保护层表面形成应力层，所述应力层能够在器件层中引入张应力；步骤S14，通过去除部分器件层以及部分埋层的方式使晶体管栅极导电沟道所在位置的器件层悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。附图2A至附图2E所示是本专利技术【具体实施方式】的工艺流程图。附图2A所示，参考步骤S10，提供衬底200，所述衬底包括支撑层201、支撑层表面的埋层202以及埋层表面的器件层203。所述支撑层201以及器件层203的材料可以是包括单晶硅在内的任意一种常见的半导体材料。所述埋层202的材料可以是氧化硅和氮化硅中的一种。所述埋层202的材料应当同器件层203以及支撑层201的材料不同，以便后续工艺中能够选择性去除。附图2B所示，参考步骤S11，形成晶体管，包括在器件层203中形成源极211和漏极212，并在器件层203表面形成栅极213。源极211和漏极212是通过在器件层203中通过掺杂形成源极掺杂区域2111和漏极掺杂区域2121，并形成源电极2112和漏电极2122，栅极213是在器件层203表面生长栅介质层2131和栅电极2132形成的。栅电极2132的材料可以采用金属层具有延展性的材料，可以保证在发生卷曲的情况下不会断裂。附图2C所示，参考步骤S12，在器件层203的表面形成绝缘保护层220，所述绝缘保护层220亦覆盖所述栅极213。所述绝缘保护层220的材料选自于氧化硅和氮化硅中的一种。所述绝缘保护层220的目的在于确保源电极2112、漏电极2122和栅电极2132之间是隔离的，不会在器件层203的表面处发生短路。本步骤中的绝缘保护层220可以是连续的或者图形化的。附图2D所示，参考步骤S13，在所述绝缘保护层220表面形成应力层230，所述应力层230能够在器件层203中引入张应力。在器件层203的材料为单晶硅的实施方式中，所述应力层230的材料例如可以是W、T1、Cr、Pt、Au、Pd中的一种或者多种。本步骤中的应力层230可以是连续的或者图形化的。附图2E所示，参考步骤S14，通过去除部分器件层203以及部分埋层202的方式使晶体管栅极导电沟道所在位置的器件层悬空，器件层在应力层的作用下发生卷曲，从而使晶体管栅极导电沟道发生张应变。所述去除部分器件层203应当至少去除环绕源极211、漏极212以及栅极213三个侧面的器件层203，使栅极213所在区域能够自由卷曲，并保证源极211、漏极212以及栅极213的结构完整，不能破坏晶体管结构。所述去除部分埋层202应当将器件层203被去除部分所环绕区域的埋层202除去，以确保栅极213所在区域能够自由卷曲。器件层203被绝缘保护层220和应力层230覆盖，故应当在形成绝缘保护层220和应力层230时即形成图形化的绝缘保护层220和应力层230，保留出腐蚀窗口，亦可以形成连续的绝缘保护层220和应力层230，并在本步骤中将对本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：魏星，母志强，薛忠营，狄增峰，方子韦，
申请(专利权)人：上海新傲科技股份有限公司，
类型：发明
国别省市：