应用于高速表面贴装装置的多模式高速数据采集系统及多模式高速数据采集方法，涉及工业运动控制和平面测绘领域。它是为了解决现有的高速表面贴装装置的数据采集系统成本高且不能兼顾实时性和大规模数据传输的问题，也是为了解决现有的数据采集方法采集速度慢且工作模式单一的问题。上位机发出采集指令时，CPLD进行地址解析并确定采集模式和要操作的外设，将采集指令发给微控制器，同时触发微控制器的外部中断，微控制器启用中断服务程序，根据不同的控制指令确定启用上位机主控模式、下位机同步模式还是大规模数据异步模式，电平转换芯片用于实现与上位机的连接。适用于多种上位机控制的运动控制系统和二维度绘图仪等其他高速高精度运动控制系统。
【技术实现步骤摘要】
【专利摘要】，涉及工业运动控制和平面测绘领域。它是为了解决现有的高速表面贴装装置的数据采集系统成本高且不能兼顾实时性和大规模数据传输的问题，也是为了解决现有的数据采集方法采集速度慢且工作模式单一的问题。上位机发出采集指令时，CPLD进行地址解析并确定采集模式和要操作的外设，将采集指令发给微控制器，同时触发微控制器的外部中断，微控制器启用中断服务程序，根据不同的控制指令确定启用上位机主控模式、下位机同步模式还是大规模数据异步模式，电平转换芯片用于实现与上位机的连接。适用于多种上位机控制的运动控制系统和二维度绘图仪等其他高速高精度运动控制系统。【专利说明】
本专利技术涉及工业运动控制和平面测绘领域。
技术介绍
高速表面贴装装置是集运动控制、图像采集等多项技术于一身的复杂设备，对控制、采集等的实现需要较高的性能，最常用的系统总线是PCI总线。目前PCI设备开发采用的方案是PCI接口芯片，或采用Quartus II提供的IP核库。前者占用了宝贵的板卡空间资源，且不利于嵌入式系统的单片集成化；后者将占用大量逻辑单元等资源，用户逻辑数量受到限制，且模块固定几乎不可定制。目前采用的数据采集系统工作模式单一，很难为多种采集环境提供合适的工作模式，难以兼顾实时性和大规模数据传输，且目前的数据采集系统的核心功能板卡成本普遍较高，且更新升级时亦需要重新进行硬件设计，升级调试难度大，成本高，限制了数据采集系统的应用和发展。且现有的应用于高速表面贴装装置的数据采集方法采集速度慢，工作模式单一，不能满足高速表面贴装装置对采集速度和多模式工作模式的要求。
技术实现思路
本专利技术是为了解决现有的高速表面贴装装置的数据采集系统成本高且不能兼顾实时性和大规模数据传输的问题，也是为了解决现有的数据采集方法采集速度慢且工作模式单一的问题。现提供。应用于高速表面贴装装置的多模式高速数据采集系统，它包括CPLD模块、微控制器、SRAM存储器和电平转换芯片；所述CPLD模块的电压信号输入输出端连接电平转换芯片的输入输出端；所述SRAM存储器用于为CPLD模块和微控制器存储和提供SRAM地址和SRAM数据；所述微控制器的微控制器数据信号输入输出端连接CPLD模块的微控制器数据信号输入输出端；所述微控制器的微控制器地址信号输入端连接CPLD模块的微控制器地址信号输出端；所述微控制器的中断线信号输出端连接CPLD模块的中断线信号输入端。所述CPLD模块包括:PCI协议解析模块、地址译码器、数据寄存器和数据处理模块；所述的PCI协议解析模块用于将地址信号存入地址寄存器，还用于实现PCI协议解析模块与数据寄存器的数据信号的交互传递，还能用于接收微控制器的中断线信号；所述地址译码器对接收的地址信号译码后输出SRAM地址至SRAM存储器存储，同时输出微控制器地址至微控制器；所述数据寄存器用于实现与数据处理模块的数据信号的传输，并输出该数据信号至数据处理模块，在数据处理模块内等待SRAM存储器信号交互；所述数据处理模块用于实现数据处理模块与微控制器的微控制器数据信号的相互传输；还能用于将控制线信号输出至微控制器。所述微控制器采用DSP或单片机实现。应用于高速表面贴装装置的多模式高速数据采集方法，该方法的具体步骤如下:上位机通过PCI系统总线发送采集指令，经电平转换芯片转换以后输出电压信号至CPLD模块的PCI协议解析模块；PCI协议解析模块对所述采集指令进行解析，并发送数据信号至数据寄存器，然后数据寄存器发送采集指令数据信号至数据处理模块，数据处理模块对所述采集指令数据信号进行解析，并确定采集模式和操作的外设，然后向微处理器发送微处理器数据信号；微处理器启动中断服务程序，并确定启用上位机主控模式、下位机同步模式或大规模数据异步模式；若是上位机主控模式，微控制器将其采集到的数据发送至CPLD模块；CPLD模块通过数据处理模块将微控制器采集到的数据存至数据寄存器，上位机读取数据寄存器中的数据；若是下位机同步模式，微控制器启动定时器中断，定时器中断完成后，微控制器将其采集到的数据送至CPLD模块；CPLD模块的数据处理模块将微控制器采集到的数据存至数据寄存器，上位机读取数据寄存器中的数据；若是大规模数据异步模式，微控制器启动定时器中断，定时器中断完成后，微控制器将其采集到的数据送至SRAM存储器；微控制器发送中断线信号至CPLD模块，CPLD模块通过PCI协议解析模块将中断线信号发送至上位机，上位机启动中断服务程序并读取SRAM存储器中的数据。本专利技术适用于多种上位机控制的运动控制系统和二维度绘图仪等其他高速高精度运动控制系统。本专利技术所述的，包括CPLD模块、微控制器、SRAM存储器和电平转换芯片，多模式高速数据采集系统的协议解析既能够相对独立，亦能够与板卡功能逻辑高度结合，通过微控制器的软件设计，本专利技术能够提供多种工作模式，满足了高速表面贴装装置的数据采集系统对硬件实时性、软件实时性和大规模数据可靠传输的要求。本专利技术的采用的CPLD模块、微控制器、SRAM存储器和电平转换芯片，成本较低，相比现有的高速表面贴装装置的数据采集系统成本降低了 20%以上。且本专利技术所述的多模式高速数据采集方法，采集速度快，相比现有的数据采集方法，采集速度提高了 40%以上，且提供了多种工作模式。【专利附图】【附图说明】图1是应用于高速表面贴装装置的多模式高速数据采集系统的电气原理示意图；图2是应用于高速表面贴装装置的多模式高速数据采集系统的CPLD模块的电气原理示意图；图3是【具体实施方式】五所述的微控制器工作过程流程图；图4是【具体实施方式】六所述的微控制器工作过程中寄存器中断的外部中断流程图；图5是【具体实施方式】七所述的微控制器工作过程中寄存器中断的定时器中断流程图。【具体实施方式】【具体实施方式】一:参照图1具体说明本实施方式，本实施方式所述的应用于高速表面贴装装置的多模式高速数据采集系统，它包括CPLD模块1、微控制器2、SRAM存储器3和电平转换芯片4 ;所述CPLD模块I的电压信号输入输出端连接电平转换芯片4的输入输出端； 所述SRAM存储器3用于为CPLD模块I和微控制器2存储和提供SRAM地址和SRAM数据；所述微控制器2的微控制器数据信号输入输出端连接CPLD模块I的微控制器数据信号输入输出端；所述微控制器2的微控制器地址信号输入端连接CPLD模块I的微控制器地址信号输出端；所述微控制器2的中断线信号输出端连接CPLD模块I的中断线信号输入端。【具体实施方式】二:参照图1和图2具体说明本实施方式，本实施方式是对【具体实施方式】一所述的应用于高速表面贴装装置的多模式高速数据采集系统作进一步说明，本实施方式中，所述CPLD模块I包括:PCI协议解析模块1_1、地址译码器1_2、数据寄存器1_3和数据处理模块1-4 ；所述的PCI协议解析模块1-1用于将地址信号存入地址寄存器1-2，还用于实现PCI协议解析模块1-1与数据寄存器1-3的数据信号的交互传递，还能用于接收微控制器2的中断线信号；所述地址译码器1-2对接收的地址信号译码后输出SRAM地址至SRAM存储器3存储，同时输出微控制器地址至微控制器2 ；所述数据寄存器1-3用于实现与数据处理模块1-4的数据信本文档来自技高网...
【技术保护点】
应用于高速表面贴装装置的多模式高速数据采集系统，其特征在于，它包括CPLD模块（1）、微控制器（2）、SRAM存储器（3）和电平转换芯片（4）；所述CPLD模块（1）的电压信号输入输出端连接电平转换芯片（4）的输入输出端；所述SRAM存储器（3）用于为CPLD模块（1）和微控制器（2）存储和提供SRAM地址和SRAM数据；所述微控制器（2）的微控制器数据信号输入输出端连接CPLD模块（1）的微控制器数据信号输入输出端；所述微控制器（2）的微控制器地址信号输入端连接CPLD模块（1）的微控制器地址信号输出端；所述微控制器（2）的中断线信号输出端连接CPLD模块（1）的中断线信号输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：高会军，张增杰，谢文麟，邱搏博，徐世东，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。