薄膜晶体管制造技术

一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，其特征在于：所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。本专利技术涉及的薄膜晶体管可以显著降低动态热载流子效应造成的器件退化和阈值电压漂移，提高薄膜晶体管器件和电路的可靠性，并简化了阈值电压补偿电路设计的复杂性，另外，本专利技术的薄膜晶体管工艺难度低并且对器件正常工作无影响。【专利说明】薄膜晶体管
本专利技术涉及半导体
，特别是涉及一种实现不同类型载流子的注入结构进而提高器件可靠性的薄膜晶体管(Thin Film Transistor, TFT)。
技术介绍
TFT 器件与 OLED (Organic Light-Emitting Diode)技术相结合的有源驱动AMOLED(Active matrix Organic Light-Emitting Diode)显不技术是当前以及未来平板显示的重要发展方向。面向(但不限于)这种应用时，TFT器件的可靠性是业界普遍关注的器件性能。在晶体管器件的直流工作状态下，高电压会在漏端附近产生高电场，从而引发热载流子效应，导致器件性能的退化。为了减少热载流子效应，可以通过减小漏端电场来解决。与本专利技术所属
相关的MOSFET器件技术中，常用方法是引入Lightly-DopedDrain(LDD)结构。但是LDD结构将增加TFT器件的工艺难度，并会引入较大的寄生电阻，从而影响器件的开态特性。目前，在AMOLED像素电路中，普遍基于电路设计技术来实现阈值电压补偿以应对TFT器件在长期工作下引起的性能漂移，这大大增加了驱动电路的复杂性，增加了像素电路的面积。若能从器件层面直接抑制器件特性的漂移，无疑是更佳的解决方案。因此，针对上述 技术问题，有必要提供一种薄膜晶体管，以提高器件的可靠性。
技术实现思路
为解决上述问题，本专利技术的目的在于提供一种薄膜晶体管，通过实现不同类型载流子的注入而提高器件可靠性。为了实现上述目的，本专利技术实施例提供的技术方案如下:一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。优选地，所述薄膜晶体管为顶栅结构薄膜晶体管、或底栅结构薄膜晶体管、或双栅结构薄膜晶体管、或围栅(surrounding gate)结构薄膜晶体管。优选地，所述载流子注入结构为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种或多种的组合。 优选地，所述载流子注入结构为注入区、或注入极、或注入层。优选地，所述载流子注入结构位于半导体沟道区上方、或位于半导体沟道区下方、或位于半导体沟道区同一层。优选地，所述载流子注入结构设置为偏压状态、或悬浮(floating)状态、或接地状态。优选地，所述半导体沟道区的材料为硅、锗、硅锗复合材料；或氧化物半导体材料；或有机半导体材料；或化合物半导体材料。优选地，所述半导体沟道区的材料为单晶、多晶、微晶、或非晶材料。优选地，所述载流子注入结构材料和半导体沟道区为同种半导体材料或不同的半导体材料。优选地，所述源区、漏区为η型半导体材料或P型半导体材料。本专利技术的有益效果是:本专利技术涉及的薄膜晶体管可以显著降低动态热载流子效应造成的器件退化和阈值电压漂移，提高TFT器件和电路的可靠性，并简化了阈值电压补偿电路设计的复杂性，另夕卜，本专利技术的薄膜晶体管工艺难度低并且对器件正常工作无影响。【专利附图】【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a为现有技术中薄膜晶体管器件结构的俯视图，图1b为图1a中的剖面图；图2为本专利技术薄膜晶体管器件结构的原理示意图，其中图2a为本专利技术中薄膜晶体管器件结构的俯视图，图2b为图2a中器件结构剖面图；图3为图2中薄膜晶体管器件和现有技术中薄膜晶体管器件的开态电流退化数据比较图；图4a为本专利技术实施例一中薄膜晶体管器件结构的俯视图，图4b为图4a中器件结构首lJ面图；图5a为本专利技术实施例二中薄膜晶体管器件结构的俯视图，图5b为图5a中器件结构首lJ面图；图6a为本专利技术实施例三中薄膜晶体管器件结构的俯视图，图6b为图6a中器件结构剖面图，图6c为本专利技术实施例三中另一薄膜晶体管器件结构的俯视图；图7a为本专利技术实施例四中薄膜晶体管器件结构的俯视图，图7b为图7a中器件结构首lJ面图；图8a为本专利技术实施例五中薄膜晶体管器件结构的俯视图，图Sb为图8a中器件结构首lJ面图；图9a为本专利技术实施例六中薄膜晶体管器件结构的俯视图，图9b为图9a中器件结构剖面图。【具体实施方式】以下将结合附图所示的【具体实施方式】对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。在薄膜晶体管(TFT)电路中，动态热载流子电应力引起的器件退化，相比于直流或者其他的动态退化是一种主要的和普遍存在的器件退化机制。 申请人:的最新研究发现，如果能够利用某种器件结构保证沟道区的不同类型载流子的供给(此处，不同类型是指与源漏区半导体极性相反的载流子类型，若源漏区为η型，则不同类型载流子为空穴，若源漏区为P型，则不同类型载流子为电子)，器件退化如阈值电压的漂移可以被显著抑制，器件及相关电路的可靠性可以被显著提高。参图la、lb所示为现有技术中顶栅自对准结构的薄膜晶体管的结构示意图。常规多晶硅薄膜晶体管结构由绝缘衬底1、半导体沟道区2、源区3、漏区4、栅绝缘层5和栅极6构成(源极和漏极未图示)。参图2a、2b所示为本专利技术的薄膜晶体管器件结构由绝缘衬底1、半导体沟道区2、源区3、漏区4、栅绝缘层5、栅极6和载流子注入结构7构成(源极和漏极未图示)。本专利技术除了包含传统薄膜晶体管的结构之外，还包括一个可提供不同类型的载流子注入结构7，载流子注入结构7用于向半导体沟道区2提供空穴或电子，载流子注入结构7位于半导体沟道区2上方、或位于半导体沟道区2下方、或位于半导体沟道区2同一层。载流子注入结构7可设置为偏压状态、或悬浮(floating)状态、或接地状态。本专利技术中，薄膜晶体管为顶栅结构薄膜晶体管、或底栅结构薄膜晶体管、或双栅结构薄膜晶体管、或围栅(surrounding gate)结构薄膜晶体管。进一步地，载流子注入结构7为与源区、漏区掺杂极性相反的半导体掺杂区、金属-半导体肖特基接触区、对光照敏感的光生载流子区中的一种或多种的组合，载流子注入结构7可为注入区、或注入极、或注入层。优选地，半导体沟道区2的材料为硅、锗、硅锗复合材料或铟镓锌氧(IGZO)、氧化锌(ZnO)等氧化物半导体材料或有机半导体材料或化合物半本文档来自技高网...

【技术保护点】
一种薄膜晶体管，所述薄膜晶体管包括衬底、半导体沟道区、栅绝缘层、源区、漏区、源极、漏极及栅极，其特征在于：所述薄膜晶体管还包括用于向半导体沟道区提供空穴或电子的载流子注入结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：王明湘，王槐生，张冬利，
申请(专利权)人：苏州大学，
类型：发明
国别省市：