一种配置文件的加载装置与方法制造方法及图纸

一种配置文件的加载装置，其特征在于，包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，所述FPGA芯片用于在对所述FPGA芯片进行上电之后，建立所述MCU和所述FPGA芯片之间的PCIe链路，以便通过所述PCIe链路加载配置文件；在所述PCIe链路建立失败的情况下，触发所述MCU复位；通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件。

【技术实现步骤摘要】
一种配置文件的加载装置与方法
本申请涉及电路领域，特别是涉及一种配置文件的加载装置与方法。
技术介绍
目前，对于包含现场可编程门阵列（Field－ProgrammableGateArray，FPGA）芯片的多处理器板卡，可以通过快速外设组件互联标准（PeripheralComponentInterconnectionExpress，PCIExpress，PCIe）通道对FPGA芯片进行配置文件的加载（比特bit文件的加载）。图1示出了为一种包含FPGA芯片的多处理器板卡，该板卡包括微控制单元（MicroControlUnit，MCU）、FPGA芯片和串行外围设备接口闪存（serialperipheralinterfaceflash，SPIflash）。如果选择使用PCIe链路（PCIelink）进行配置文件的加载，FPGA芯片需要先通过SPIflash加载一个只包含PCIelink的小bit文件，即，通过SPIflash加载部分配置文件，然后，在与处理器（例如，MCU）建立PCIelink之后，再通过PCIe链路加载剩下的bit文件（即，剩余的配置文件）。由于PCIe链路在上电100ms之内必须建立链接（link），PCIe链路容易受到系统进程失效和/或SPIflash加载文件损坏的影响，当出现这些情况时，板卡功能会失效。在板卡通过PCIe加载配置文件失败之后，目前的解决方式是对板卡进行复位，重新开始加载流程；如果SPIflash加载文件损坏导致配置文件加载失败，则只能对板卡进行返厂维修。
技术实现思路
本申请所要解决的技术问题是提供一种配置文件的加载装置与方法，能够提高加载配置文件的效率。为了解决上述问题，本申请公开了一种配置文件的加载装置，包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，FPGA芯片用于在对FPGA芯片进行上电之后，建立MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。优选地，FPGA芯片还用于在PCIe链路建立失败的情况下，向MCU发送低电平的第一指示信号，其中，第一指示信号用于触发MCU复位。优选地，上述装置还包括：三态芯片，其中，三态芯片的输出端与FPGA芯片的模式配置管脚相连，三态芯片的输入为第一指示信号，当第一指示信号为低电平时，模式配置管脚的值为第一预定值；FPGA芯片用于在模式配置管脚的值为第一预定值的情况下，通过MCU和FPGA芯片之间的数据总线获取配置文件。优选地，FPGA芯片还用于在PCIe链路建立成功的情况下，向MCU发送高电平的第一指示信号。优选地，上述装置还包括：三态芯片，其中，三态芯片的输出端与FPGA芯片的模式配置管脚相连，三态芯片的输入为第一指示信号，当第一指示信号为高电平时，模式配置管脚的值为第二预定值；FPGA芯片用于在模式配置管脚的值为第二预定值的情况下，通过PCIe链路获取配置文件。优选地，第一指示信号是MCU的通电复位POR管脚的POR信号。为了解决上述问题，本申请公开了一种配置文件的加载方法，包括：在对现场可编程门阵列FPGA芯片进行上电之后，建立微处理单元MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。优选地，在PCIe链路建立失败的情况下，触发MCU复位，包括：在PCIe链路建立失败的情况下，向MCU发送低电平的第一指示信号，第一指示信号用于触发MCU复位。优选地，通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件，包括：确定FPGA芯片的模式配置管脚的值为第一预定值，其中，当第一指示信号为低电平时，模式配置管脚的值为第一预定值；在模式配置管脚的值为第一预定值的情况下，通过MCU和FPGA芯片之间的数据总线获取配置文件，并加载配置文件。优选地，在PCIe链路建立成功的情况下，向MCU发送高电平的第一指示信号。与现有技术相比，本申请具有以下优点：在现有技术中，当PCIe链路建立失败时，需要通过对板卡进行复位或返厂维修来重新对FPGA芯片的配置文件进行加载。在本实施例中，当PCIe链路建立失败时，通过MCU和FPGA芯片之间的数据总线获取配置文件，无需重新对板卡进行复位或返厂维修，提高了加载配置文件的效率。附图说明图1是根据现有技术的一种包含FPGA芯片的多处理器板卡的示意图；图2是根据本专利技术实施例一的配置文件的加载装置的结构框图；图3是根据本专利技术实施例一的配置文件的加载装置的优选的结构框图；图4是根据本专利技术实施例二的配置文件的加载装置的示意图；图5是根据本专利技术实施例三的配置文件的加载方法的流程图；图6是根据本专利技术实施例四的配置文件的加载方法的流程图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。实施例一参照图2，示出了本申请一种配置文件的加载装置，包括：FPGA芯片204和MCU202，该FPGA芯片204用于在对FPGA芯片204进行上电之后，建立MCU202和FPGA芯片204之间的PCIe链路，以便通过PCIe链路加载配置文件；在确定PCIe链路建立失败之后，触发MCU2024复位；通过MCU202和FPGA芯片204之间的数据总线从MCU202获取配置文件，并加载配置文件。在现有技术中，当PCIe链路建立失败时，需要通过对板卡进行复位或返厂维修来重新对FPGA芯片的配置文件进行加载。在本实施例中，当PCIe链路建立失败时，通过MCU和FPGA芯片之间的数据总线获取配置文件，无需重新对板卡进行复位或返厂维修，提高了加载配置文件的效率。在本专利技术实施例的一个优选实例中，FPGA芯片204还用于在PCIe链路建立失败的情况下，向MCU202发送低电平的第一指示信号，第一指示信号用于触发MCU202复位。例如，该第一指示信号可以是链路OK（link_ok）信号，将link_ok信号作为MCU202的通电复位（poweronreset，POR）信号，当link_ok信号为低电平时，输入到MCU的POR管脚的信号为低电平信号，从而触发MCU202复位重启。然后，FPGA芯片204可以通过MCU202和FPGA芯片204之间的数据总线从MCU202获取配置文件，并加载配置文件。在具体实现中，为了更方便地对MCU202进行复位，第一指示信号是MCU202的POR管脚的POR信号。如图3所示，优选地，上述装置还包括：三态芯片302，即，三态门，其中，该三态芯片302的输出端与FPGA芯片204的模式配置管脚相连，三态芯片302的输入为第一指示信号，当第一指示信号为低电平时，模式配置管脚的值为第一预定值；当FPGA芯片204确定模式配置管脚的值为第一预定值时，通过MCU202和FPGA芯片204之间的数据总线获取并加载配置文件。在本专利技术实施例的另一个优选实例中，FPGA芯片204还用于在PCIe链路建立成功的情况下，向MCU202发送本文档来自技高网...

【技术保护点】
一种配置文件的加载装置，其特征在于，包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，所述FPGA芯片用于在对所述FPGA芯片进行上电之后，建立所述MCU和所述FPGA芯片之间的PCIe链路，以便通过所述PCIe链路加载配置文件；在所述PCIe链路建立失败的情况下，触发所述MCU复位；通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件。

【技术特征摘要】
1.一种配置文件的加载装置，其特征在于，包括：现场可编程门阵列FPGA芯片和微处理单元MCU，其中，所述FPGA芯片用于在对所述FPGA芯片进行上电之后，建立所述MCU和所述FPGA芯片之间的PCIe链路，以便通过所述PCIe链路加载配置文件；在所述PCIe链路建立失败的情况下，触发所述MCU复位；通过所述MCU和所述FPGA芯片之间的数据总线从所述MCU获取所述配置文件，并加载所述配置文件。2.如权利要求1所述的装置，其特征在于，所述FPGA芯片还用于在所述PCIe链路建立失败的情况下，向所述MCU发送低电平的第一指示信号，其中，所述第一指示信号用于触发所述MCU复位。3.如权利要求2所述的装置，其特征在于，所述装置还包括：三态芯片，其中，所述三态芯片的输出端与所述FPGA芯片的模式配置管脚相连，所述三态芯片的输入为所述第一指示信号，当所述第一指示信号为低电平时，所述模式配置管脚的值为第一预定值；所述FPGA芯片用于在所述模式配置管脚的值为第一预定值的情况下，通过所述MCU和所述FPGA芯片之间的数据总线获取所述配置文件。4.如权利要求1至3中任一项所述的装置，其特征在于，所述FPGA芯片还用于在所述PCIe链路建立成功的情况下，向所述MCU发送高电平的第一指示信号。5.如权利要求4所述的装置，其特征在于，所述装置还包括：三态芯片，其中，所述三态芯片的输出端与所述FPGA芯片的模式配置管脚相连，所述三态芯片的输入为所述第一指示信号，当所述第一指示信号为高电平时，所述模式配置管脚的...

【专利技术属性】
技术研发人员：赵剑，冯亮，刘艳雷，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：