晶体管器件和用于产生晶体管器件的方法技术

本发明专利技术涉及晶体管器件和用于产生晶体管器件的方法。一种晶体管器件包括至少一个晶体管单元。至少一个晶体管单元包括半导体翼片和在半导体翼片中的源区、漏区、漂移区和体区。体区布置得在半导体翼片的第一方向邻近源区和漂移区。源区布置得在半导体翼片的第二方向邻近漂移区并且通过介电层与漂移区介电绝缘。漂移区布置得在第一方向邻近漏区并且具有低于漏区的掺杂浓度的掺杂浓度。栅电极在半导体翼片的第三方向邻近体区。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及。一种晶体管器件包括至少一个晶体管单元。至少一个晶体管单元包括半导体翼片和在半导体翼片中的源区、漏区、漂移区和体区。体区布置得在半导体翼片的第一方向邻近源区和漂移区。源区布置得在半导体翼片的第二方向邻近漂移区并且通过介电层与漂移区介电绝缘。漂移区布置得在第一方向邻近漏区并且具有低于漏区的掺杂浓度的掺杂浓度。栅电极在半导体翼片的第三方向邻近体区。【专利说明】
本专利技术的实施例涉及晶体管器件，尤其具有集成在半导体翼片(fin)中的有源器件的晶体管器件，并且涉及用于产生晶体管器件的方法。
技术介绍
FINFET是相对新型的场效应晶体管器件，其包括定位在薄半导体翼片中的体区。常规的FINFET在逻辑器件诸如微处理器中采用，并且具有几伏特的电压阻断能力。获得具有较高电压阻断能力的半导体器件的一个方法是串联连接多个FINFET并且通常地接通或关断串联电路的FINFET。然而，存在提供带有半导体翼片的具有高于几伏特的电压阻断能力的晶体管器件的需要。
技术实现思路
第一实施例涉及包括至少一个晶体管单元的晶体管器件。至少一个晶体管单元包括半导体翼片和在半导体翼片中的源区、漏区、漂移区和体区。体区布置得在半导体翼片的第一方向邻近源区和漂移区，源区布置得在半导体翼片的第二方向邻近漂移区并且通过介电层与漂移区介电绝缘，以及漂移区布置得在第一方向邻近漏区并且具有低于漏区的掺杂浓度的掺杂浓度。栅电极在半导体翼片的第三方向邻近体区。第二实施例涉及用于产生晶体管器件的方法。该方法包括提供包括至少一个半导体翼片的半导体主体。至少一个半导体翼片包括漂移区和在半导体翼片的第一方向邻接漂移区的体区。方法进一步包括:形成至少两个槽，所述至少两个槽在半导体翼片的第二方向是远离的并且每个延伸通过漂移区到体区或到体区中；在半导体翼片的至少一侧上形成邻近体区的栅电极；在所述至少两个槽中形成介电层；去除在所述至少两个槽之间的漂移区并且在所述至少两个槽之间形成源区；以及在漂移区的剩余区段中和在半导体翼片的表面的区中形成漏区。在阅读后面的详细描述时以及在看到附图时，本领域技术人员将认识到额外的特征和优点。【专利附图】【附图说明】现在将参考附图解释示例。附图用来图示基本原理，从而仅图示对理解基本原理必要的方面。附图不是按比例的。在附图中相同的参考符号代表类似的特征。图1 (包括图1A到图1F)图示根据第一实施例的晶体管器件的一个晶体管单元； 图2图示根据第二实施例的晶体管器件的一个晶体管单元； 图3图示根据第三实施例的晶体管器件的一个晶体管单元； 图4图示根据第四实施例的晶体管器件的一个晶体管单元； 图5图示根据第五实施例的晶体管器件的一个晶体管单元； 图6图示根据第一实施例的包括多个晶体管单元的晶体管器件的垂直剖视图； 图7图示根据第二实施例的包括多个晶体管单元的晶体管器件的垂直剖视图； 图8图示根据进一步实施例的包括多个晶体管单元的晶体管器件的俯视图； 图9 (包括图9A到图9H)图示用于产生晶体管器件的方法的一个实施例； 图10 (包括图1OA到图10B)图示包括衬底的晶体管器件的垂直剖视图； 图11图不衬底的一个实施例；和 图12图不衬底的进一步实施例。【具体实施方式】在后面的详细描述中，参考形成该描述的一部分并且其中图示了本专利技术可以在其中实践的特定实施例的附图。图1A到图1F图示了包括至少一个晶体管单元的晶体管器件的一个晶体管单元10。图1A到图1F示出晶体管单元10的不同视图。图1A示出晶体管单元的透视图，图1B示出在第一剖面A-A中的晶体管单元的垂直剖视图，图1C示出晶体管单元的俯视图，图1D示出在第二垂直剖面B-B中的晶体管单元10的垂直剖视图，图1E示出在第三垂直剖面C-C中的晶体管单元10的垂直剖视图，以及图1F示出在第四垂直剖面D-D中的晶体管单元10的第四垂直剖视图。参见图1A到1C，晶体管单元10包括半导体翼片110。在半导体翼片110中，晶体管器件包括源区11、体区12、漂移区13和漏区14。半导体翼片110可以包括常规的半导体材料，诸如硅(Si )、碳化硅(SiC)、砷化镓(GaAs )、氮化镓(GaN)、或类似物。参见图1B，其示出在第一剖面A-A中的半导体翼片110的垂直剖视图，体区12在半导体翼片110的第一方向z邻近源区11和漂移区13两者，并且在本实施例中邻接源区11和漂移区13。在后面第一方向z将被称为半导体翼片110的垂直方向。源区11电连接到源端子S (其仅在图1B中示意性地图示)并且可以延伸到半导体翼片110的第一表面101 (顶表面)。漂移区13在背对体区12的面上耦合到漏区14。在图1B的实施例中，漂移区13邻接漏区14。根据进一步的实施例(在图1B中用虚线图示)与漂移区13相同掺杂类型但比漂移区13更高掺杂的场停止区16布置在漂移区13和漏区14之间。漏区14连接到漏端子D (其在图1B中示意性地图示)并且可以延伸到半导体翼片110的第一表面101。参见图1A和1B，源区11和漂移区13在半导体翼片110的第二方向X是远离的，并且通过介电层31彼此介电绝缘。在后面半导体翼片110的第二方向X将被称为第一横向方向。介电层31布置在源区11和漂移区13之间的槽中。具有介电层31的槽在垂直方向延伸到体区12或延伸到体区12中(如图示)，以便将源区11与漂移区13分离。另外，参见图1C，介电层31从半导体翼片110的第一侧壁102延伸到第二侧壁103。参见图1B，具有介电层31的槽可以基本上具有U形。参见图1A到1F，晶体管单元进一步包括栅电极21，其在半导体翼片110的第三方向y邻近体区12。在后面第三方向y将被称为第二横向方向。在本实施例中，栅电极21在半导体翼片110的第一和第二侧壁102、103两者上邻近体区12。栅电极21电连接到栅端子G (其仅在图中示意性地图示)。在图1A到IF的实施例中，晶体管器件被实施为MOS晶体管器件。在这种情况中，栅电极21通过栅电介质22与体区12(并且与源区和漂移区11、13)介电绝缘。栅电极21可以包括常规栅电极材料诸如金属或高掺杂的多晶半导体材料。栅电介质22可以包括常规的栅介电材料诸如氧化物。图1A到IF的晶体管器件可以被实施为正常接通晶体管(耗尽型晶体管)。在这种情况下，漏区14、漂移区13和源区11具有相同的掺杂类型。体区12或者具有与源区11、漂移区13和漏区14相同的掺杂类型，或者具有与源区11、漂移区13和漏区14互补的掺杂类型，并且包括与源区U、漂移区13和漏区14相同掺杂类型的沿着栅电介质22的至少一个沟道区12’(在图1A和ID到IF中用虚线图示)。至少一个沟道区12’在源区11和漂移区13之间沿栅电介质22延伸。耗尽型晶体管器件可以被实施为n型晶体管器件或实施为P型晶体管器件。在n型晶体管器件中，源区11、漂移区13、漏区14和体区12的至少沟道区12’是n掺杂的，而在p型晶体管器件中这些器件区是p掺杂的。尤其当体区12与源区11互补掺杂时，源端子可以连接到体区12(如在图1B中用虚线图示的)。在这种情况下，体区12和漂移区11之间的pn结在晶体管器件的漏端子和源端子D、S之间形成内部本文档来自技高网...

【技术保护点】
一种包括至少一个晶体管单元的晶体管器件，所述至少一个晶体管单元包括：半导体翼片；在所述半导体翼片中的源区、漏区、漂移区和体区，所述体区布置得在半导体翼片的第一方向邻近所述源区和所述漂移区，所述源区布置得在半导体翼片的第二方向邻近漂移区并且通过介电层与漂移区介电绝缘，漂移区布置得在所述第一方向邻近漏区并且具有比所述漏区的掺杂浓度低的掺杂浓度；和栅电极，在半导体翼片的第三方向邻近体区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R魏斯，
申请(专利权)人：英飞凌科技德累斯顿有限责任公司，
类型：发明
国别省市：德国;DE