本发明专利技术涉及一种半导体芯片，其具有n+型掺杂的衬底，在所述n+型掺杂的衬底上存在n型掺杂的外延层，所述n型掺杂的外延层具有在所述外延层中引入的、以p型掺杂的半导体材料填充的沟槽，所述沟槽在其上侧分别具有高度p型掺杂的区域，使得存在具有第一宽度的n型掺杂的区域与具有第二宽度的p型掺杂的区域的交替布置。此外所述芯片包含在其前侧设置的第一金属层，所述第一金属层与所述n型掺杂的外延层形成肖特基接触部并且与所述高度p型掺杂的区域形成欧姆接触部并且用作阳极电极。在所述半导体芯片的背侧设置第二金属层，所述第二金属层是欧姆接触部并且用作阴极电极。在n型掺杂的区域和相邻的p型掺杂的区域之间分别设置有介电层。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术涉及一种半导体芯片，其具有n+型掺杂的衬底，在所述n+型掺杂的衬底上存在n型掺杂的外延层，所述n型掺杂的外延层具有在所述外延层中引入的、以p型掺杂的半导体材料填充的沟槽，所述沟槽在其上侧分别具有高度p型掺杂的区域，使得存在具有第一宽度的n型掺杂的区域与具有第二宽度的p型掺杂的区域的交替布置。此外所述芯片包含在其前侧设置的第一金属层，所述第一金属层与所述n型掺杂的外延层形成肖特基接触部并且与所述高度p型掺杂的区域形成欧姆接触部并且用作阳极电极。在所述半导体芯片的背侧设置第二金属层，所述第二金属层是欧姆接触部并且用作阴极电极。在n型掺杂的区域和相邻的p型掺杂的区域之间分别设置有介电层。【专利说明】超结肖特基PIN 二极管
技术介绍
在CO2题材的范畴内，越来越需要高效的换流器。例如逆变器(InverteK逆变器))用于光伏应用或汽车应用。为此需要高截止、低损耗和快速开关的功率半导体。除有源半导体开关如IGBT或CoolMOS晶体管以外，还需要空转二极管。对于高电压应用，一般使用由硅制成的PiN二极管。PiN二极管具有小的导通电压和低的截止电流，并且因此具有低的前向损耗和截止损耗。然而，不利的是在电流换向时作为关断损耗出现的高的开关损耗。高电压PiN 二极管是PN 二极管，其中未掺杂的(本征的)和在实践中大多是轻微掺杂的层i位于P型区和η型区之间。截止电压主要由轻微掺杂的区i接受。空间电荷区主要在轻微掺杂的区中延伸。该轻微掺杂的区的掺杂浓度和厚度由预给定的击穿电压确定。高击穿电压意味着该轻微掺杂的区的低掺杂浓度和大的厚度。对于600V 二极管，i层的杂质浓度是大约3.IO14Cm-3并且层厚度是大约50微米。在具有高电流浓度的流运行(Flussbetrieb)中，在PiN 二极管中出现高注入。在此，电子和空穴被注入到轻微掺杂的区中。在此，所注入的少数载流子的浓度超出轻微掺杂的区的掺杂浓度。由此，大大提高轻微掺杂的区的导电性。因此，在轻微掺杂的中心区处的电压降保持得低。在高电流情况下的流电压(Flussspannung)保持得低。与此相反，在多数载流子构件例如肖特基二极管的情况下没有发生载流子密度的增加。轻微掺杂的区表示大的欧姆电阻，在流动方向上相应地高的电压降落在所述大的欧姆电阻上。在PN 二极管或PiN 二极管运行期间在流动方向上注入到轻微掺杂的区中的载流子(电子和空穴)必须在二极管能够接受截止电压之前在关断时首先被减小。因此，电流在突然的电流换向时首先在截止方向上继续流动，直到所存储的载流子减小或耗尽。该电流也被称为耗尽电流或反向恢复电流。耗尽电流的大小和持续时间主要由在轻微掺杂的区中存储的载流子的量确定。越多载流子存在，耗尽电流就越高。更高的耗尽电流意味着更高的关断损耗功率。由关断电流在时间上的积分得到存储电荷Qrr (反向恢复电荷)，所述存储电荷是用于描述关断损耗功率的重要参量并且应尽可能小。开关时间和开关损耗在PiN二极管中是高的。肖特基二极管(金属-半导体接触部或硅化物半导体接触部)提供开关行为的改善。在肖特基二极管的情况下，在流运行中没有发生高注入。因此，少数载流子的耗尽消除。肖特基二极管快速开关并且几乎无损。然而，对于高的截止电压，既不需要厚的半导体层也不需要低掺杂的半导体层，这在高电流的情况下导致不可接受的高的流电压。因此，在硅技术中尽管有良好的开关行为，功率肖特基二极管也不适合于高于约100V的截止电压。在DE 197 40 195 C2中描述了一种半导体构件，所述半导体构件下面总是称作Cool SBD 二极管。在此二极管中，通过引入掺杂的、交替布置的P型和η型传导的柱体(Shle)在肖特基接触部的情况下能够实现电阻的几乎任意的下降。如果减小柱体宽度，则可以提高柱体掺杂。在此，如此选择P型柱体和η型柱体的掺杂，使得在施加截止电压的情况下所有掺杂原子被电离。此原理也被称为超结原理(SJ)。因为在P型掺杂的柱体上发生一定的少数载流子注入，所以纯肖特基二极管的理想的开关行为没有被实现，但相对于PiN二极管显著被改善。但在高电流的情况下没有实现PiN二极管的低的流电压。超结原理例如在杂志 Japanese Journal of Applied Physics 第 36 卷、第 6254 页- 6262 页中描述。
技术实现思路
不同于以上描述的半导体装置，具有在权利要求1中所述的特征的半导体芯片是超结肖特基氧化物PiN 二极管。超结肖特基氧化物PiN 二极管具有n+型掺杂的衬底，在所述n+型掺杂的衬底上存在η型掺杂的外延层，所述η型掺杂的外延层具有在所述外延层中引入的、以P型掺杂的半导体材料填充的沟槽，所述沟槽在其上侧分别具有高度P型掺杂的区域，使得存在具有第一宽度的η型掺杂的区域与具有第二宽度的P型掺杂的区域的交替布置，其中此外在所述半导体芯片的前侧设置第一金属层，所述第一金属层与所述η型掺杂的外延层形成肖特基接触部并且与所述高度P型掺杂的区域形成欧姆接触部并且用作阳极电极，在所述半导体芯片的背侧设置第二金属层，所述第二金属层是欧姆接触部并且用作阴极电极，并且其中在η型掺杂的区域和相邻的P型掺杂的区域之间分别设置有介电层。由此，以有利的方式提供具有低的流电压和有益的开关行为的高截止的高伏特二极管。根据本专利技术的二极管——也称作超结肖特基氧化物PiN 二极管——是肖特基二极管与PiN 二极管的组合，所述肖特基二极管与PiN 二极管一起形成超结结构并且彼此电隔离。根据本专利技术的二极管与传统的PiN功率二极管相比在类似地低的流电压的情况下具有显著更低的关断损耗。根据本专利技术的二极管是具有并联连接的肖特基二极管和PiN 二极管的沟槽结构，其中肖特基区域和PiN区域彼此电隔离并且具有载流子补偿或者超结结构。通过肖特基结构和PiN结构的电隔离在Pi N区域中出现高注入。在几乎相同的关断损耗的情况下，流电压比在已知的Cool SBD 二极管的情况下低。与高电压PiN 二极管相比，根据本专利技术的二极管在可比较的流电压和高电流密度的情况下具有显著更小的关断损耗功率。与Cool SBD二极管相比，根据本专利技术的二极管在高的电流密度和仅仅略高的关断损耗功率的情况下具有更低的流电压。【专利附图】【附图说明】下面按照附图详细地阐述本专利技术。其中: 图1示出已知的Cool SBD 二极管的片段的横截面视图， 图2示出根据本专利技术的二极管的片段的横截面视图， 图3示出一图表，其中图解导通特征曲线， 图4示出一图表，其中图解P型掺杂的外延层中的载流子分布， 图5示出一图表，其中图解η型掺杂的外延层中的载流子分布， 图6示出一图表，其中图解关断行为， 图7示出根据第二实施例的本专利技术二极管的片段的横截面视图， 图8示出根据第三实施例的本专利技术二极管的片段的横截面视图， 图9示出根据第四实施例的本专利技术二极管的片段的横截面视图。【具体实施方式】在图1中，在横截面中以片段示出CooISBD的对应于现有技术的结构。CooISBD由η.型衬底10组成，在所述η.型衬底上布置有厚度Djpi和掺杂浓度ND的η型外延层20。η型外延层20包含蚀刻的沟槽(槽)30，该沟槽填充有掺杂浓度NA的ρ型掺杂的硅，或者在上部本文档来自技高网...
【技术保护点】
一种半导体芯片，具有：n+型掺杂的衬底（10），在所述n+型掺杂的衬底（10）上存在n型掺杂的外延层（20），所述n型掺杂的外延层（20）具有在所述外延层中引入的、以p型掺杂的半导体材料填充的沟槽（30），所述沟槽在其上侧分别具有高度p型掺杂的区域（40），使得存在具有第一宽度（Wn）的n型掺杂的区域（20）与具有第二宽度（Wp）的p型掺杂的区域（30）的交替布置，在所述半导体芯片的前侧设置的第一金属层（50），所述第一金属层与所述n型掺杂的外延层（20）形成肖特基接触部并且与所述高度p型掺杂的区域（40）形成欧姆接触部，并且用作阳极电极，在所述半导体芯片的背侧设置的第二金属层（60），所述第二金属层是欧姆接触部并且用作阴极电极，其特征在于，在n型掺杂的区域（20）和相邻的p型掺杂的区域（30）之间分别设置有介电层（70）。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：渠宁，A格尔拉赫，
申请(专利权)人：罗伯特·博世有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。