一种具有改进视频触发功能的示波器制造技术

本发明专利技术提供了一种具有改进视频触发功能的示波器，包括：触发控制单元，其包括：系数获取子单元，用于依据视频标准获取相对应的脉冲系数和场识别系数；数据累加子单元，用于依据时钟，以比较信号的正脉冲和负脉冲的脉冲宽度为界限，以脉冲系数为步进进行数据累加，获得第一累加结果和第二累加结果；行计数子单元，用于通过将第一累加结果、第二累加结果分别与场识别系数进行比较，识别比较信号中的场起始位置；并响应场起始位置，利用比较信号获取所述行计数值。本发明专利技术的整个视频触发功能统一由触发控制单元完成，无需使用视频解码芯片，降低了成本；另外，也无需增加视频解码芯片的外围辅助电路，降低了系统故障的风险，提高了可靠性。

【技术实现步骤摘要】
一种具有改进视频触发功能的示波器
本专利技术涉及测试测量
，特别是涉及一种具有改进视频触发功能的示波器。
技术介绍
示波器是一种用途十分广泛的电子测量仪器，它能把人眼看不见的电信号转换成人眼可见的波形图像，便于人们研究各种电信号的变化过程。传统的模拟示波器采用示波管，其电子枪向屏幕发射电子，发射的电子经聚焦形成电子束，并打到内表面涂有荧光物质的屏幕上，这样电子束打中的点就会发出光，从而描绘出被测量信号的波形曲线。数字存储示波器（DigitalStorageoscilloscopes，DSO），简称数字示波器，是通过模数转换器把被测量信号转换为数字信息并进行存储，再利用存储的数字信息重建波形信号并在示波器的屏幕上进行显示。触发是示波器的核心功能之一，所谓触发，是指按照需求设置一定的触发条件，当被测信号中的波形满足该触发条件时，示波器即时捕获该波形及其相应的部分，并显示在屏幕上。现有的触发类型有多种，可以是边沿触发、脉宽触发、斜率触发等等。当被测信号为视频信号时，还对应有一种应用于测量视频信号的触发类型，称之为视频触发。例如，中国专利CN200920109870.7，公开了一种具有视频触发功能的数字示波器。参照图1，数字示波器100的数据采样单元101对被测信号a进行采样，获得采样数据b；模拟触发比较单元102包括一个模拟比较器，用于对被测信号a进行电平比较处理，产生比较信号c；当用户选择的触发类型为非视频触发时，触发控制单元103根据设置的触发类型和触发条件对比较信号c执行触发逻辑处理，产生一个触发信号d，用于对采样数据b的存储控制；当被测信号a为视频信号，用户选择的触发类型为视频触发时，视频信号分离器104对比较信号c进行行场分离操作，产生三路视频解码信号，其包括行同步信号HS、场同步信号VS和奇偶场同步信号OE，之后，触发控制单元103依据三路视频解码信号进行触发逻辑处理，具体的：依据场同步信号VS和奇偶场同步信号OE确定场起始位置，根据不同的视频标准，该场起始位置可能是奇数场起始位置，也可能是偶数场起始位置；进一步，将场起始位置作为行计数的起始，利用所述行同步信号HS从零进行行计数，依次获取视频信号的行计数值；数字示波器100还会包括一个触发设置单元，用于设置触发同步类型和视频标准；触发控制单元103还依据所述触发同步类型和视频标准获取触发行数，当所述行计数值与所述触发行数相等时产生触发信号d。触发控制单元103由FPGA构成，触发比较单元102产生的比较信号c先输入至FPGA中，当触发类型为视频触发时，再从FPGA的一个管脚引出，输入至视频信号分离器104中，视频信号分离器104产生的三路视频解码信号再从FPGA的另外三个管脚引入到控制单元103中。可以看出，该方案需要额外占用FPGA的4个管脚资源。此外，还有一种具有视频触发功能的数字示波器，参照图2，数字示波器200包括：数据采样单元201、数字触发比较单元202、触发控制单元203和视频信号分离器204，其中，数据采样单元201、控制单元203和视频信号分离器204与图1所示示波器100的对应单元均相同，所不同的是，数字触发比较单元202包括一个数字比较器，其由FPGA构成，用于对采样数据b进行电平比较处理，产生比较信号c。当用户选择的触发类型为非视频触发时，控制单元203根据设置的触发类型和触发条件对比较信号进行触发逻辑处理，产生一触发信号d；当被测信号a为视频信号，用户选择的触发类型为视频触发时，比较信号c从FPGA的一个管脚引出至视频信号分离器204中，视频信号分离器204产生的三路视频解码信号再从FPGA的另外三个管脚引入到控制单元103中。可以看出，该方案仍然需要额外占用FPGA的4个管脚资源。参照图1和图2，视频信号分离器104和204均包括一个视频解码芯片以及支持视频解码芯片的外围辅助电路。现有技术由于使用了一个视频解码芯片，成本较大；另外，所述外围辅助电路增加了系统故障的风险。
技术实现思路
本专利技术的目的在于不同于现有技术，提供一种具有改进视频触发功能的示波器。本专利技术公开了一种具有改进视频触发功能的示波器，包括：信号获取单元，用于对视频信号进行电平比较处理，产生具有正脉冲和负脉冲的比较信号；触发设置单元，用于设置触发同步类型和视频标准；触发控制单元，用于依据所述触发同步类型和所述视频标准获取触发行数；并由所述比较信号获取所述视频信号的行计数值，当所述行计数值与所述触发行数相等时产生触发信号；所述触发控制单元包括：系数获取子单元，用于依据所述视频标准获取相对应的脉冲系数和场识别系数；数据累加子单元，用于依据一个时钟，以所述比较信号的正脉冲和负脉冲的脉冲宽度为界限，以所述脉冲系数为步进进行数据累加，获得反映负脉冲宽度的第一累加结果和反映相邻负脉冲和正脉冲的宽度差异的第二累加结果；行计数子单元，用于通过将所述第一累加结果、所述第二累加结果分别与所述场识别系数进行比较，识别所述比较信号中的场起始位置；并响应所述场起始位置，利用所述比较信号获取所述行计数值。本专利技术通过触发控制单元303可直接依据比较信号c识别场起始位置，并响应所述场起始位置获取行计数值，通过行计数值与触发行数的比较结果产生触发信号，从而完成视频触发功能，整个视频触发功能统一由触发控制单元完成，无需使用专门的视频解码芯片，降低了成本；另外，也无需增加视频解码芯片的外围辅助电路，降低了系统故障的风险，提高了可靠性。作为一个举例说明，本专利技术所述的触发控制单元也可以由FPGA构成。相对于现有技术，比较信号在FPGA内部直接进行视频触发逻辑处理，无需将比较信号从FPGA的管脚引出到视频信号分离器中；同时，也避免了视频信号分离器产生的三路视频解码信号从FPGA的另外三个管脚引入FPGA中，该方案无需额外占用FPGA的4个管脚，节约了FPGA的管脚资源。作为一个举例说明，本专利技术所述的脉冲系数也可以包括：为正数的第一脉冲系数和为负数的第二脉冲系数；所述数据累加子单元可以在所述比较信号为负脉冲时，每隔一个所述时钟的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在所述负脉冲转变为正脉冲时获得所述第一累加结果；在所述比较信号为正脉冲时，每隔一个所述时钟的周期以所述第二脉冲系数为步进，对所述第一累加结果进行数据累加，在所述正脉冲转变为负脉冲时获得所述第二累加结果。作为一个示例，在本举例说明中，所述的数据累加子单元也可以在所述比较信号为负脉冲时，当判断数据累加的结果等于一个预设高阈值，则保持数据累加的结果不变，使所述第一累加结果等于所述预设高阈值。该方法便于数据累加的计算，简化了算法。作为一个示例，在本举例说明中，所述数据累加子单元也可以在所述比较信号为正脉冲时，当判断数据累加的结果等于一个预设低阈值，则保持数据累加的结果不变，使所述第二累加结果等于所述预设低阈值。该方法同样便于数据累加的计算，简化了算法。作为一个举例说明，本专利技术所述的行计数子单元也可以在所述场起始位置将所述行计数值清零，之后，在所述比较信号的每个正脉冲的上升沿对所述计数值累加1，依次产生与每个正脉冲对应的行计数值。作为一个示例，在上述举例说明中，所述场识别系数可以包括槽脉冲系数和奇偶场系数；所述行计数子单元本文档来自技高网...

【技术保护点】
一种具有改进视频触发功能的示波器，包括：信号获取单元，用于对视频信号进行电平比较处理，产生具有正脉冲和负脉冲的比较信号；触发设置单元，用于设置触发同步类型和视频标准；触发控制单元，用于依据所述触发同步类型和所述视频标准获取触发行数；并由所述比较信号获取所述视频信号的行计数值，当所述行计数值与所述触发行数相等时产生触发信号；其特征在于，所述触发控制单元包括：系数获取子单元，用于依据所述视频标准获取相对应的脉冲系数和场识别系数；数据累加子单元，用于依据一个时钟，以所述比较信号的正脉冲和负脉冲的脉冲宽度为界限，以所述脉冲系数为步进进行数据累加，获得反映负脉冲宽度的第一累加结果和反映相邻负脉冲和正脉冲的宽度差异的第二累加结果；行计数子单元，用于通过将所述第一累加结果、所述第二累加结果分别与所述场识别系数进行比较，识别所述比较信号中的场起始位置；并响应所述场起始位置，利用所述比较信号获取所述行计数值。

【技术特征摘要】
1.一种具有改进视频触发功能的示波器，包括：信号获取单元，用于对视频信号进行电平比较处理，产生具有正脉冲和负脉冲的比较信号；触发设置单元，用于设置触发同步类型和视频标准；触发控制单元，用于依据所述触发同步类型和所述视频标准获取触发行数；并由所述比较信号获取所述视频信号的行计数值，当所述行计数值与所述触发行数相等时产生触发信号；其特征在于，所述触发控制单元包括：系数获取子单元，用于依据所述视频标准获取相对应的脉冲系数和场识别系数；数据累加子单元，用于依据一个时钟，以所述比较信号的正脉冲和负脉冲的脉冲宽度为界限，以所述脉冲系数为步进进行数据累加，获得反映负脉冲宽度的第一累加结果和反映相邻负脉冲和正脉冲的宽度差异的第二累加结果；行计数子单元，用于通过将所述第一累加结果、所述第二累加结果分别与所述场识别系数进行比较，识别所述比较信号中的场起始位置；并响应所述场起始位置，利用所述比较信号获取所述行计数值。2.如权利要求1所述的示波器，其特征在于，所述触发控制单元由FPGA构成。3.如权利要求2所述的示波器，其特征在于，所述脉冲系数包括：为正数的第一脉冲系数和为负数的第二脉冲系数；所述数据累加子单元在所述比较信号为负脉冲时，每隔一个所述时钟的周期以所述第一脉冲系数为步进，由零开始进行数据累加，在所述负脉冲转变为正脉冲时获得所述第一累加结果；在所述比较信号为正脉冲时，每隔一个所述时钟的周期以所述第二脉冲系数为步进，对所述第一累加结果进行数据累加，在所述正脉冲转变为负脉冲时获得所述第二累加结果。4.如权利要求3所述的示波器，其特征在于，所述数据累加子单元在所述比较信号为负脉冲时，当判断数据累加的结果等于一个预设高阈值，则保持数据累加的结果不变，使所述第一累加结果等于所述预设高阈值。5.如权利要求3所述的示波器，其特征在于，所述数据累加子单元在所述比较信号为正脉冲时，当判断数据累加的结果等于一个预设低阈值，则保持数据累加的结果不变，使所述第二累加结果等于所述预设低阈值。6.如权利要求2所述的示波器，其特征在于，所述行计数子单元在所述场起始位置将所述行计数值清零，之后，在所述比较信号的每个正脉冲的上升沿对所述计数值累加1，依次产生与每个正脉冲对应的行计数值。7.如权利要求5所述的示波器，其特征...

【专利技术属性】
技术研发人员：龚桂强，王悦，王铁军，李维森，
申请(专利权)人：北京普源精电科技有限公司，
类型：发明
国别省市：