包含封装基板的集成电路制造技术

本发明专利技术是关于一包含封装基板的集成电路。根据本发明专利技术的一实施例，一集成电路包含芯片及承载该芯片的封装基板。该封装基板包含：具有相对的上表面与下表面的介电层，及嵌埋于该介电层且位于该芯片下方的散热条区，其中该散热条区界定的区域大于该芯片的覆盖区域。本发明专利技术的包含封装基板的集成电路可在保证封装基板平整性和有效利用率要求下，进一步提高该封装基板和集成电路的散热能力。

【技术实现步骤摘要】
【专利摘要】本专利技术是关于一包含封装基板的集成电路。根据本专利技术的一实施例，一集成电路包含芯片及承载该芯片的封装基板。该封装基板包含：具有相对的上表面与下表面的介电层，及嵌埋于该介电层且位于该芯片下方的散热条区，其中该散热条区界定的区域大于该芯片的覆盖区域。本专利技术的包含封装基板的集成电路可在保证封装基板平整性和有效利用率要求下，进一步提高该封装基板和集成电路的散热能力。【专利说明】包含封装基板的集成电路
本专利技术涉及集成电路领域，特别是关于集成电路领域的包含封装基板的集成电路。
技术介绍
随着电子技术的发展，消费者对电子产品的要求越来越高。人们希望同一电子产品上集成的功能越来越来越多，但体积却日益轻薄。而要满足这种高整合度及微型化的要求，主要依赖的还是作为核心部件的集成电路产品的改进。改进的途径之一就是使用多层封装基板，在有限的空间下运用层间连接技术以扩大封装基板上可供利用的线路布局面积，配合高线路密度的集成电路的使用需求，降低封装基板的厚度，从而达到封装产品多功能、小型化的目的。目前多层封装基板主要有两种，一种是有载板的封装基板，或称有核心层的封装基板，其由一具有内层线路的核心板及形成于该核心板两侧的线路增层结构构成，核心板可保证整个封装基板的平整；另一种则是无载板的封装基板，或称无核心层的封装基板，其在基础增层后会移除载板从而进一步缩短导线长度及降低整体厚度。封装基板后续用于芯片封装。在封装后的集成电路中，芯片的部分热量需要通过封装基板传导出来，尤其是较高功率的芯片，对散热的要求更高。
技术实现思路
本专利技术的目的之一在于提供一包含封装基板的集成电路，其可提高集成电路的散热能力。根据本专利技术的一实施例，一集成电路包含芯片及承载该芯片的封装基板。该封装基板包含:具有相对的上表面与下表面的介电层，及嵌埋于该介电层且位于该芯片下方的散热条区，其中该散热条区界定的区域大于该芯片的覆盖区域。在本专利技术的另一实施例中，该封装基板是无核心层封装基板。该散热条区与该封装基板的接地电路电连接。该散热条区是圆柱形并呈一矩阵排列的多个金属块、长条形且整体上仍形成一区域的多个金属块、或一整块金属块。在一实施例中，该芯片是由固晶胶固定在该封装基板上，该散热条区界定的区域不小于该固晶胶界定的区域。该散热条区的边界超出该芯片的边界的宽度不大于800um，较佳的，该散热条区的边界超出该芯片的边界的宽度为400-600um。该封装基板可以是多层封装基板，各层的散热条区实质上位于同一垂直直线上相较于现有技术中散热条区的设计，根据本专利技术实施例的集成电路将散热条区设计为大于其上芯片所覆盖的区域，并尽可能将多层散热条区设计在同一直线上，从而提供尽可能闻的散热效率。【专利附图】【附图说明】图1是一现有封装基板在制造过程中的剖面结构示意图图2是根据本专利技术一实施例的集成电路的俯视示意图图3是沿图2中AA线截取的集成电路的剖面结构示意图图4是根据本专利技术另一实施例的集成电路的俯视示意图图5是根据本专利技术一实施例的集成电路的俯视示意图图6是根据本专利技术又一实施例的集成电路的封装基板的剖视示意图【具体实施方式】图1是一现有封装基板10在制造过程中的剖面结构示意图。简单起见，图1中仅给出封装基板10的一部分。如图1所不,该封装基板10包含载板层16,及形成于载板层16两侧的介电层100、102。各介电层100、102中主要存在两种金属结构:一种是用于散热的金属凸块，可称散热条(bar)12 ;另一种用于支撑及电路导通的金属凸块,可称导通柱(pillar)14。Bar 12通常是多个集中组成一散热条区120，主要在用作功率放大器的集成电路内使用，可设置在芯片(未图示)的下方并与芯片连接以起到为芯片散热的作用。相对于封装基板10里的有效电性线路(不包含单纯接地线路)，barl2是电性独立的。PillarH则是散落的，可导通上下层电路(未图示)，通常是圆柱形。鉴于电路集成度的提高及功耗的增加，散热的需求愈来愈高。尽管散热条区120理论上愈大愈好，但是，过大的散热条区120会影响封装基板的线路排布的效率，所以需要对散热条区120的设计进行研究以期尽可能提高其散热效率。本专利技术实施例的集成电路将散热条区设计为大于其上芯片的覆盖区域，从而增大散热条区的散热面积并提高散热效率。根据本专利技术一实施例的集成电路包含芯片及承载该芯片的封装基板。该封装基板包含:具有相对的上表面与下表面的介电层，及嵌埋于该介电层且位于该芯片下方的散热条区，其中该散热条区界定的区域大于该芯片的覆盖区域。在本专利技术的另一实施例中，该封装基板是无核心层封装基板。该散热条区与该封装基板的接地电路电连接，可同时起到散热和接地的效果。该散热条区是圆柱形并呈一矩阵排列的多个金属块、长条形且整体上仍形成一区域的多个金属块、或一整块金属块。散热条区还可以其它不规则形状，此处不一一赘述。在一实施例中，该芯片是由固晶胶固定在该封装基板上，该散热条区界定的区域不小于该固晶胶界定的区域。该封装基板可适用任意多层的封装基板，如其进一步可包含设于该介电层上方的第二介电层或下方的第三介电层，及分别嵌埋于该第二介电层与第三介电层的对应该芯片的第二散热条区与第三散热条区。该第一、第二及第三散热条区可实质上在同一垂直直线上，从而可相互连接以自上而下无间断的将芯片产生的热量快速散出。由于在各层的位置相互对应，偏离较小，因此在封装基板设计时可统一考虑各层的散热条区，简化设计。为更好的理解本专利技术的精神，以下结合本专利技术的部分优选实施例对其作进一步说明。图2是根据本专利技术一实施例的集成电路20的俯视示意图。如图2所示，该集成电路20包含一芯片22，及承载该芯片22的封装基板24。该封装基板24进一步包含至少一介电层240，及嵌埋于该介电层240内的散热条区242。该散热条区242位于该芯片22正下方，包含若干圆柱形的散热条244。该散热条区242界定的区域大于该芯片22覆盖的区域。图3是沿图2中AA线截取的集成电路20的剖面结构示意图。如图3所示，芯片22是用固晶胶26固定至封装基板24上，并进一步由封装胶28整体覆盖。为保证固定效果，固晶胶26界定的区域大于芯片22的实际大小。芯片22运行所产生的热量由固晶胶26进一步传递给散热条区242，再由散热条区242将热量传递至封装基板24外。散热条区242设计为大于芯片22覆盖的区域，较佳地，散热条区242设计为不小于该固晶胶26界定的区域，这样可有效的利用固晶胶26所占用的面积。一方面不影响封装基板24的有效利用率和平整性，另一方面也尽可能最大限度的提高了散热面积。本专利技术研究发现散热条区242的边界超出该芯片22的边界的距离“D”不大于SOOum的情况下，对封装基板24的有效利用率和平整性影响并不大，较佳的，可选取400-600um。图4是根据本专利技术另一实施例的集成电路20的俯视示意图。如图4所示，该集成电路20包含一芯片22及承载该芯片22的封装基板24。该封装基板24进一步包含至少一介电层240，及嵌埋于该介电层240内的散热条区242。该散热条区242位于该芯片22正下方,包含若干长条形的散热条244。同样,该散热条区242界定的区域大于该芯片22覆盖的区域。图5是根据本专利技术一实施例的集成本文档来自技高网...

【技术保护点】
一种集成电路，包含：芯片；及承载该芯片的封装基板，该封装基板包含：介电层，具有相对的上表面与下表面；及散热条区，嵌埋于该介电层且位于该芯片下方；其中该散热条区界定的区域大于该芯片的覆盖区域。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈飞，黄建华，
申请(专利权)人：日月光半导体上海有限公司，
类型：发明
国别省市：上海;31