一种基于航空应用的国产化存储器应用验证方法技术

本发明专利技术提供一种基于航空应用的国产化存储器应用验证方法，依次包括以下步骤：1】存储器芯片检测；2】板级功能性测试；3】板级性能测试；4】整机级验证；5】综合分析评价；本发明专利技术为国产化存储器在航空武器系统上的应用进行了基础环境适应性验证，能够验证各种存储器单一内存单元故障，单一内存单元反转故障，单元间耦合故障内存故障，单元敏化故障，单元逻辑值经过一些周期由于漏电而改变的数据保持故障，为航空武器系统的国产化研制提供了有利保障。

【技术实现步骤摘要】
—种基于航空应用的国产化存储器应用验证方法
[0001 ] 本专利技术属于航空电子电路测试领域，涉及。
技术介绍
随着航空武器系国产化日益紧迫需求，作为核心信息载体的存储器，其类型多、应用广，在武器系统中占据着举足轻重的作用和地位；目前应用武器装备国产化的迫切需求，国内多家科研机构具有国产化存储器的研发能力，但国产储存器普遍存在类型多、起步晚、成熟度低的特点，在装机使用前缺少有效的航空适应性检测方法，不能在型号研制的最初阶段得以有效的监测验证控制，致使航空装备型号的研制蒙受了巨大的成本损失和进度延误，因此急需探索出一条科学、有效的适用于航空环境国产化储存器的应用验证方法。
技术实现思路
为了解决
技术介绍
中所存在的技术缺陷，本专利技术提供一种有效的适用于航空环境、安全有效的基于航空应用的存储器应用验证方法。本专利技术的技术解决方案是:本专利技术提供，其特殊之处在于:依次包括以下步骤:I】存储器芯片检测；1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性测试；1.2】通过步骤1.1lATE自动测试设备的检测结果，对存储器芯片进行分类处理；2】板级功能性测试；2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片(DPS)作为处理器，构建功能测试板；所述FPGA芯片和处理器连接；2.2】将转接插座连接至步骤2.1】中构建的功能测试板上；2.3】分别在转接插座的接口处插入步骤I】中的存储器芯片；2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证:2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写“O” ；2.5.2】将左上至右下的对角线存储单元依次改写为“I”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行；2.5.3】依地址递增顺序依次向各存储单元写“I” ；2.5.4】将左上至右下的对角线存储单元依次改写为“O” ；2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；3】板级性能测试；3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板；3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤:3.2.1】存储块测试；3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；3.2.1.2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；3.2.1.3]比照步骤3.2.1.1]至步骤3.2.1.2]的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；3.2.1.4】再从 最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，3.2.1.5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试；3.2.2】进行读写周期及指标测试；所述读写周期及指标测试是基于读、写、擦除事务的验证，通过定义事物的开始、结束时间和所有与事物相关的信息作为事务属性存储；所述定义事物的事务属性包括地址和数据；3.2.3】进行典型应用验证；根据存储器芯片的典型应用，采用航空应用、测试软件和专用测试系统对性能验证测试板进行典型应用验证以及总线驱动、接口电平、阻抗匹配、板内电磁环境适应性和级连特性的验证，并通过与器件手册数据进行对比验证；4】整机级验证；通过将焊有存储器芯片的性能验证测试板插入机箱进行整机应用验证；5】综合分析评价；通过对存储器芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗指标进行权值评价；本专利技术提供一种存储块测试方法，其特殊之处在于:包括以下步骤:I】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；3】比照步骤I】至步骤2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试。本专利技术的优点:本专利技术为国产化存储器在航空武器系统上的应用进行了基础环境适应性验证，能够验证各种存储器单一内存单元故障，单一内存单元反转故障，单元间耦合故障内存故障，单元敏化故障，单元逻辑值经过一些周期由于漏电而改变的数据保持故障，为航空武器系统的国产化研制提供了有利保障。【附图说明】图1为本专利技术的流程示意图【具体实施方式】本专利技术提供，依次包括以下步骤:I】存储器芯片检测；1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性测试；1.2】通过步骤1.1lATE自动测试设`备的检测结果，对存储器芯片进行分类处理；2】板级功能性测试；2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片(DPS)作为处理器，构建功能测试板；FPGA芯片和处理器连接；2.2】将转接插座连接至步骤2.1】中构建的基于FPGA的存储器功能测试板上；2.3】分别在转接插座的接口处插入步骤I】中的存储器芯片；2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证:2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写“O” ；2.5.2】将左上至右下的对角线存储单元依次改写为“I”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行；2.5.3】依地址递增顺序依次向各存储单元写“I” ；2.5.4】将左上至右下的对角线存储单元依次改写为“O” ；2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；3】板级性能测试；3.1】通过采用航空计算机标准模块印制板和航空典型本文档来自技高网...

【技术保护点】
一种基于航空应用的国产化存储器应用验证方法，其特征在于：依次包括以下步骤：?1】存储器芯片检测；?1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；?1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；?1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性检测；?1.2】通过步骤1.1】ATE自动测试设备的检测结果，对存储器芯片进行分类处理；?2】板级功能性测试；?2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片（DPS）作为处理器，构建功能测试板；所述FPGA芯片和处理器连接；?2.2】将转接插座连接至步骤2.1】中构建的功能测试板上；?2.3】分别在转接插座的接口处插入步骤1】中的存储器芯片；?2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；?2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证：?2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写“0”；?2.5.2】将左上至右下的对角线存储单元依次改写为“1”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行；?2.5.3】依地址递增顺序依次向各存储单元写“1”；?2.5.4】将左上至右下的对角线存储单元依次改写为“0”；?2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；?3】板级性能测试；?3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板；?3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤：?3.2.1】存储块测试；?3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；?3.2.1.2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；?3.2.1.3】比照步骤3.2.1.1】至步骤3.2.1.2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；?3.2.1.4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，?3.2.1.5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试；?3.2.2】进行读写周期及指标测试；所述读写周期及指标测试是基于读、写、擦除事务的验证，通过定义事物的开始、结束时间和所有与事物相关的信息作为事务属性存储；所述定义事物的事务属性包括地址和数据；?3.2.3】进行典型应用验证；根据存储器芯片的典型应用，采用航空应用、测试软件和专用测试系统对性能验证测试板进行典型应用验证以及总线驱动、接口电平、阻抗匹配、板内电磁环境适应性和级连特性的验证，并通过与器件手册数据进行对比验证；?4】整机级验证；通过将焊有存储器芯片的性能验证测试板插入机箱进行整机应用验证；?5】综合分析评价；通过对存储器芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗指标进行权值评价。...

【技术特征摘要】
1.一种基于航空应用的国产化存储器应用验证方法，其特征在于:依次包括以下步骤: I】存储器芯片检测； . 1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测； . 1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；. 1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性检测； . 1.2】通过步骤1.1lATE自动测试设备的检测结果，对存储器芯片进行分类处理； .2】板级功能性测试； . 2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片(DPS)作为处理器，构建功能测试板；所述FPGA芯片和处理器连接； .2.2】将转接插座连接至步骤2.1】中构建的功能测试板上；. 2.3】分别在转接插座的接口处插入步骤I】中的存储器芯片； .2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器； .2.5】根据 骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证: . 2.5.1]采用状态机控制依地址递增顺序依次向各存储单元写“O” ； . 2.5.2】将左上至右下的对角线存储单元依次改写为“I”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行； .2.5.3】依地址递增顺序依次向各存储单元写“I” ； . 2.5.4】将左上至右下的对角线存储单元依次改写为“O” ； . 2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试； . 3】板级性能测试； . 3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板； . 3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤: . 3.2.1】存储块测试； .3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入O，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；. . 3.2.1.2】向第三个地址写入O，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行； . 3.2.1.3】比照步骤3.2.1.1...

【专利技术属性】
技术研发人员：吴蓬勃，梁争争，许少尉，陈思宇，张晓敏，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：