晶体管、半导体器件及其制造方法技术

本发明专利技术公开了晶体管、半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方形成晶体管。该晶体管包括牺牲栅极材料，该牺牲栅极材料包括III-V族材料。该方法包括将金属(Me)与牺牲栅极材料的III-V族材料相结合从而形成包括Me-III-V化合物材料的栅极。本发明专利技术还提供了一种晶体管、半导体器件及其制造方法。

【技术实现步骤摘要】
晶体管、半导体器件及其制造方法相关申请的交叉参考本申请涉及以下共同审理和共同受让的美国专利申请，将其全部公开内容通过引用结合到本文中，这些专利申请是：于2012年7月6日提交的第13/542,860号美国专利申请“III-VCompoundSemiconductorDeviceHavingMetalContactsandMethodofMakingtheSame”以及于2012年5月9日提交的第13/467，133号美国专利申请“III-VcompoundSemiconductorDeviceHavingDopantLayerandMethodofMakingtheSame”。
本专利技术涉及半导体领域，更具体地，本专利技术涉及一种晶体管、半导体器件及其制造方法。
技术介绍
半导体器件被使用在各种电子应用，诸如，个人计算机、手机、数码相机，以及其他电子设备中。通常通过在半导体衬底上方连续地沉积绝缘或介电层、导电层、以及半导体材料层，并且使用光刻图案化各种材料层从而形成电路部件及其上的元件来制造半导体器件。半导体工业通过持续减小允许更多部件集成到给定的区域中的最小部件尺寸来持续地改进多种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度。这些更小的电子部件对半导体器件的制造工艺流程提出了挑战。晶体管是作为电子系统和集成电路(IC)的基础结构单元的元件。晶体管通常用在半导体器件中，用于放大、转换电功率以及执行其他操作。近来的一些晶体管设计包括高电子迁移率晶体管(HEMT)和具有多个栅极的纵向晶体管，高电子迁移率晶体管具有低电压操作，具有比传统的互补金属氧化物半导体(CMOS)器件更高的速度以及更低的功率损耗。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种制造半导体器件的方法，所述方法包括：在工件上方形成晶体管，所述晶体管包括牺牲栅极材料，所述牺牲栅极材料包括III-V族材料；以及将金属(Me)与所述牺牲栅极材料的所述III-V族材料相结合，以形成所述晶体管的包括Me-III-V化合物材料的栅极。在所述方法中，将所述金属与所述牺牲栅极材料的所述III-V族材料相结合包括结合选自于主要由Ni、Pt、Pd、Co及它们的组合所构成的组中的材料的金属。在所述方法中，将所述金属与所述牺牲栅极材料的所述III-V族材料相结合包括：将所述牺牲栅极材料的所述III-V族材料完全镍化。在所述方法中，所述晶体管的所述牺牲栅极材料包括第一Me-III-V化合物材料，形成所述晶体管包括在所述工件上方形成沟道材料，所述沟道材料的一部分设置在所述牺牲栅极材料下方并且包括所述晶体管的沟道，并且所述沟道材料包括第二III-V族材料。在所述方法中，所述方法进一步包括：将所述金属(Me)与所述沟道材料的所述第二III-V族材料相结合，以形成所述晶体管的源极区域和漏极区域，所述源极区域和所述漏极区域包括第二Me-III-V化合物材料。在所述方法中，所述栅极的Me-III-V化合物材料包括第一Me-III-V化合物材料，所述方法进一步包括在所述晶体管的源极区域和漏极区域上方形成III-V族材料，并且将所述金属与所述牺牲栅极材料的所述第一III-V族材料相结合进一步包括：将所述金属与位于所述源极区域和所述漏极区域上方的所述第二III-V族材料相结合，以形成所述晶体管的包括有第二Me-III-V化合物材料的源极区域和漏极区域。在所述方法中，在所述晶体管的所述源极区域和所述漏极区域上方形成所述第二III-V族材料包括：在所述源极区域和所述漏极区域上方外延生长所述第二III-V族材料。根据本专利技术的另一方面，提供了一种制造晶体管的方法，所述方法包括：在工件上方形成沟道材料；在所述沟道材料上方形成势垒材料；在所述势垒材料上方形成第一牺牲栅极材料，所述第一牺牲栅极材料包括III-V族材料；在所述第一牺牲栅极材料上方形成第二牺牲栅极材料；图案化所述第二牺牲栅极材料和所述第一牺牲栅极材料；在所述第二牺牲栅极材料和所述第一牺牲栅极材料的侧壁上方形成侧壁隔离件；去除所述第二牺牲栅极材料；在所述势垒材料、所述侧壁隔离件和所述第一牺牲栅极材料上方形成金属层；加热所述工件，以将所述金属层的金属(Me)与所述第一牺牲栅极材料的所述III-V族材料相结合并且形成包括有Me-III-V化合物材料的栅极；去除所述金属层；图案化所述势垒材料；以及形成源极区域和漏极区域。在所述方法中，所述金属层的金属包括第一金属，并且形成所述源极区域和所述漏极区域包括：将第二金属扩散入与图案化的势垒材料邻接的所述沟道材料中。在所述方法中，进一步包括：在形成所述金属层之前将离子注入到所述沟道材料中，所注入的离子形成设置在所述源极区域与所述沟道材料之间、所述漏极区域与所述沟道材料之间的掺杂层。在所述方法中，进一步包括：在所述第二牺牲栅极材料和所述第一牺牲栅极材料的侧壁上方形成所述侧壁隔离件之前图案化所述势垒材料，形成所述侧壁隔离件进一步包括在所述势垒材料的侧壁上形成所述侧壁隔离件，形成所述沟道材料包括形成第一III-V族材料，形成所述第一牺牲栅极材料包括形成具有第二III-V族材料的第一牺牲栅极材料，形成所述金属层进一步包括在所述沟道材料上方形成所述金属层，加热所述工件进一步包括将所述金属层的金属(Me)与所述沟道材料的所述第一III-V族材料相结合，以形成包括第一Me-III-V化合物材料的所述源极区域和所述漏极区域，并且加热所述工件包括形成包括第二Me-III-V化合物材料的栅极。在所述方法中，形成所述第二牺牲栅极材料包括形成多晶硅。在所述方法中，进一步包括：在所述工件上方形成所述沟道材料之前，在所述工件上方形成临时层；以及在所述临时层上方形成绝缘材料。在所述方法中，所述第一牺牲栅极材料的III-V族材料包括第一III-V族材料，形成所述临时层包括形成第二III-V族材料，并且形成所述绝缘体包括形成第三III-V族材料。根据本专利技术的又一方面，提供了一种半导体器件，包括：晶体管，设置在工件上方，所述晶体管包括：沟道，设置在所述工件上方；势垒层，设置在所述沟道上方；栅极，设置在所述势垒层上方并包括Me-III-V化合物材料，所述Me-III-V化合物材料包括与III-V族材料相结合的金属(Me)；源极区域，与所述沟道的第一侧邻接；以及漏极区域，与所述沟道的第二侧邻接。在所述半导体器件中，所述晶体管包括InAsn沟道场效应晶体管(NFET)，其中，所述沟道包括InAs，所述栅极包括Me-InGaAs或Me-InAs，并且所述源极区域和所述漏极区域包括Me-InAs。在所述半导体器件中，所述晶体管包括InPn沟道场效应晶体管(NFET)，其中，所述沟道包括InAs或InGaAs，所述栅极包括Me-InAs或Me-InGaAs，并且所述源极区域和所述漏极区域包括Me-InAs或Me-InGaAs。在所述半导体器件中，所述晶体管包括III-Sbp沟道场效应晶体管(PFET)，其中，所述沟道包括InGaSb或InAsSb，所述栅极包括Me-InGaAs或Me-InAs，并且所述源极区域和所述漏极区域包括Me-InAs。在所述半导体器件中，所述工件包括衬底，所述衬本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在工件上方形成晶体管，所述晶体管包括牺牲栅极材料，所述牺牲栅极材料包括III?V族材料；以及将金属(Me)与所述牺牲栅极材料的所述III?V族材料相结合，以形成所述晶体管的包括Me?III?V化合物材料的栅极。

【技术特征摘要】
2012.09.05 US 13/604,5101.一种制造半导体器件的方法，所述方法包括：在工件上方形成晶体管，所述晶体管包括牺牲栅极材料，所述牺牲栅极材料包括III-V族材料；以及将金属(Me)与所述牺牲栅极材料的所述III-V族材料相结合，以形成所述晶体管的包括Me-III-V化合物材料的栅极，其中，所述栅极的最顶表面包括所述Me-III-V化合物材料，将所述金属与所述牺牲栅极材料的所述III-V族材料相结合包括：将所述牺牲栅极材料的所述III-V族材料完全镍化。2.根据权利要求1所述的方法，其中，将所述金属与所述牺牲栅极材料的所述III-V族材料相结合包括结合Ni。3.根据权利要求1所述的方法，其中，所述晶体管的所述牺牲栅极材料包括第一III-V族材料，形成所述晶体管包括在所述工件上方形成沟道材料，所述沟道材料的一部分设置在所述牺牲栅极材料下方并且包括所述晶体管的沟道，并且所述沟道材料包括第二III-V族材料。4.根据权利要求3所述的方法，其中，所述方法进一步包括：将所述金属(Me)与所述沟道材料的所述第二III-V族材料相结合，以形成所述晶体管的源极区域和漏极区域，所述源极区域和所述漏极区域包括第二Me-III-V化合物材料。5.根据权利要求3所述的方法，其中，所述栅极的Me-III-V化合物材料包括第一Me-III-V化合物材料，所述方法进一步包括在所述晶体管的源极区域和漏极区域上方形成第二III-V族材料，并且将所述金属与所述牺牲栅极材料的所述第一III-V族材料相结合进一步包括：将所述金属与位于所述源极区域和所述漏极区域上方的所述第二III-V族材料相结合，以形成所述晶体管的包括有第二Me-III-V化合物材料的源极区域和漏极区域。6.根据权利要求5所述的方法，其中，在所述晶体管的所述源极区域和所述漏极区域上方形成所述第二III-V族材料包括：在所述源极区域和所述漏极区域上方外延生长所述第二III-V族材料。7.一种制造晶体管的方法，所述方法包括：在工件上方形成沟道材料；在所述沟道材料上方形成势垒材料；在所述势垒材料上方形成第一牺牲栅极材料，所述第一牺牲栅极材料包括III-V族材料；在所述第一牺牲栅极材料上方形成第二牺牲栅极材料；图案化所述第二牺牲栅极材料和所述第一牺牲栅极材料；在所述第二牺牲栅极材料和所述第一牺牲栅极材料的侧壁上方形成侧壁隔离件；去除所述第二牺牲栅极材料；在所述势垒材料、所述侧壁隔离件和所述第一牺牲栅极材料上方形成金属层；加热所述工件，以将所述金属层的金属(Me)与所述第一牺牲栅极材料的所述III-V族材料相结合并且形成包括有Me-III-V化合物材料的栅极；去除所述金属层；在去除所述金属层之后，图案化所述势垒材料；以及形成源极区域和漏极区域。8.根据权利要求7所述的方法，其中，所述金属层的金属包括第一金属，并且形成所述源极区域和所述漏极区域包括：将第二金属扩散入与图案化的势垒材料邻接的所述沟道材料中。9.根据权利要求7所述的方法，进一步包括：在形成所述金属层之前将离子注入到所述沟道材料中，所注入的离子形成设置在所述源...

【专利技术属性】
技术研发人员：戈本·多恩伯斯，查理德·奥克斯兰德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：