【技术实现步骤摘要】
本专利技术涉及。
技术介绍
现代的专用集成电路(ASIC)必须满足极其严格的设计与性能规格。ASIC的一个实例是被称为串行化器/解串行化器(SERDES)的电路元件。正如其名字所暗示，SERDES将并行位流转换成高速串行位流、使其穿过信道进行发射、随后再将所述串行位流转换成并行位流。典型SERDES会被组织成具有数/模转换(DAC)功能性及模/数转换(ADC)功能性的发射器与接收器的块。一般来说，接收器与发射器处理差分信号。差分信号是由不同导体上的两个互补信号所表示的那些信号，其中术语“差分”表示所述两个互补信号之间的差异。全部差分信号还具有被称为“共模”的表示所述两个差分信号的平均值的部分。高速差分信号提供许多优点，例如低噪声及低功率，同时提供稳健而高速的数据传输。通常来说，高速差分输入/输出电路(也被称为输入/输出缓冲器、接收器/发射器电路或接收器/驱动器电路)使用某一形式的差分及共模终端(例如电阻负载)来与传输介质(或信道)的差分阻抗相匹配是符合需要的。传输介质(例如印刷电路板迹线、传输线、底板、差分线对或电缆)将输出电路耦合到输入电路且提供预定信息沿着其行进的路径。由于接收器仅响应于差分电压，所以共模调制一般会被接收器抑制。然而，共模信号通常会使差分信号系统产生某些问题。举例来说，共模信号若不进行端接，就可能会消耗接收器一大部分的有限共模电压范围，或者如果共模信号被驱动为谐振，其就会超过接收器的共模范围。共模信号可能会干扰或削弱所需要的信息的通信。图1是说明常规发射驱动器与接收器终端网络的示意图。网络I包括通过传输介质17及18相连的发射...
【技术保护点】
一种用于差分接收器的主动终端电路，其包括：第一接收器元件，其经配置以接收差分信号的第一分量；第二接收器元件，其经配置以接收差分信号的第二分量；共模测量元件，其经配置以接收所述差分信号且产生表示所述差分信号的平均值的发射共模信号Vcm；接收器RX共模信号节点；主动元件，其经配置以接收所述发射共模信号Vcm且给所述接收器共模信号节点提供输出，所述输出经配置以将所述接收器共模信号节点处的信号值驱动为所述发射共模信号Vcm的值；及电容元件，其与所述主动元件并联耦合到所述接收器共模信号节点。
【技术特征摘要】
2012.09.14 US 13/615,8021.一种用于差分接收器的主动终端电路，其包括: 第一接收器元件，其经配置以接收差分信号的第一分量； 第二接收器元件，其经配置以接收差分信号的第二分量； 共模测量元件，其经配置以接收所述差分信号且产生表示所述差分信号的平均值的发射共模信号Vcm ； 接收器RX共模信号节点； 主动元件，其经配置以接收所述发射共模信号Vcm且给所述接收器共模信号节点提供输出，所述输出经配置以将所述接收器共模信号节点处的信号值驱动为所述发射共模信号Vcm的值；及 电容元件，其与所述主动元件并联耦合到所述接收器共模信号节点。2.根据权利要求1所述的电路，其进一步包括: 第一电阻器，其耦合到所述差分信号的第一分量；及 第二电阻器，其耦合到所述差分信号的第二分量，其中所述主动元件的所述输出引起所述第一电阻器及所述第二电阻器中的电流接近零。3.根据权利要求1所述 的电路，其中所述共模测量元件是低通滤波器且所述主动元件是运算放大器。4.根据权利要求3所述的电路，其中所述运算放大器是允许所述电路提供约200MHz以下频率的约_6dB的共模抑制的低功率装置。5.根据权利要求3所述的电路，其中所述电容元件是允许所述电路提供约200MHz以上频率的约_6dB的共模抑制的电容器。6.一种用于操作电路的方法，其包括: 在接收器中接收差分信号； 测量所述接收的差分信号以产生表示所述差分信号的平均值的发射共模信号Vcm: 缓冲所述发射共模信号Vcm ； 将所述经缓冲的发射共模信号Vcm提供给接收器共模信号节点，所述经缓冲的发射共模信号Vcm经配置以将所述接收器共模信号节点处的信号值驱动为所述发射共模信号Vcm的值；及 将所述接收器共模信号节点电容耦合到接地。7.根据权利要求6所述的方法，其进一...
【专利技术属性】
技术研发人员：罗伯特·西伦，迈克尔·法默，贾德·金泽尔，
申请(专利权)人：安华高科技通用IP新加坡公司，
类型：发明
国别省市：新加坡;SG
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。