本发明专利技术提供了一种集成电路充电驱动器及其制造方法。该制造方法包括：提供基板，基板是p+/p-型外延基板并用作PNP管的集电极，基板包含PNP区和NMOSFET区；在基板的NMOSFET区中形成n型埋层；分别在PNP区的两侧和NMOSFET区的两侧形成p型下隔离；沉积n-外延，n-外延由p型下隔离隔断以形成n-外延岛；在p型下隔离上形成p型上隔离，且n型埋层位于NMOSFET的p阱下方；在n-外延岛上形成多个n+区，PNP区中的n+区用作基极且NMOSFET区中的n+区分别用作源极和漏极；在n-外延岛上形成多个p+区，PNP区中的p+区用作发射极，且NMOSFET区中的p+区用作p阱；以及在NMOSFET区上进一步形成栅极。
【技术实现步骤摘要】
本专利技术涉及。特别是，本专利技术涉及一种自隔离、耐高压的集成功率PNP和高压NMOSFET的。
技术介绍
在集成电路制造领域中，随着功率器件的不断发展进步，应用电路也越来越复杂，对控制电路和驱动技术的要求也越来越高。虽然单个功率器件的效率提高了、控制简化了，但电路的复杂性给使用者提出了新的要求。为便于使用功率器件，功率模块应运而生。功率模块的设计目的是将功率器件的配置、散热，以及驱动问题在模块中解决，为用户提供易于使用、可靠的功率驱动电路芯片。功率器件的驱动技术已走过从电流驱动到电压驱动，光电转换到高压集成电路的发展阶段。在双极晶体管的电流驱动时代，由于损耗很大，为使模块体积尽可能小，省略了驱动和保护电路，由客户外配。但功率模块的体积还是很大，杂散电感的影响也限制了其向高频发展，这些缺陷限制了功率模块的推广和发展。功率驱动电路芯片的发展，首先由于采用电压驱动方式，器件的驱动更易于实现，其次效率的提高使小型化成为可能。高压集成电路技术的应用更是使功率驱动技术产生了质的飞跃。同时驱动功率的不断下降、驱动电路占位空间的大幅减小都有助于推动在一个芯片模块内集成驱动电路与功率器件。从另一方面看，在掌握技术的同时需要付出昂贵的代价。如果将开发成本再分摊到功率器件和驱动电路中，将失去价格优势，但相对于独立开发而言，整合开发的成本将大幅度降低，只需要一次投入，大部分开发成本和风险都将转移到产品的制造上，再通过工艺过程的优化，可以有机会实现成本大幅降低。
技术实现思路
针对业界的上述需求，本专利技术提出了一种自隔离、耐高压的集成功率PNP和高压NMOSFET的的方案。一方面，本专利技术采用同一个新型简化的BCD工艺平台实现纵向功率PNP管和横向高压LDMOS驱动管的集成，极大缩减了成本。另一方面，本专利技术还针对手机充电应用提供了一种可兼容分立器件的应用方案，令装配使用更简单，一颗充电驱动芯片可替换两颗分立器件的元器件。根据本专利技术的一个方面，提供了一种集成电路充电驱动器的制造方法，所述集成电路充电驱动器集成有PNP管和NMOSFET管，该制造方法包括:a.提供基板，所述基板是p+/p-型外延基板并用作所述PNP管的集电极，所述基板包含PNP区和NMOSFET区；b.在所述基板的NMOSFET区中形成η型埋层；c.分别在所述PNP区的两侧和所述NMOSFET区的两侧形成ρ型下隔离；d.沉积η-外延，所述η-外延由所述ρ型下隔离隔断以形成η-外延岛；e.在所述ρ型下隔离上形成P型上隔离，所述P型上隔离在所述NMOSFET区中进一步用作P阱，且所述η型埋层位于NMOSFET的ρ阱下方；f.在所述η-外延岛上形成多个η+区，所述PNP区中的η+区用作基极且所述NMOSFET区中的η+区分别用作源极和漏极；g.在所述η-外延岛上形成多个ρ+区，所述PNP区中的ρ+区用作发射极以形成所述PNP管，且所述NMOSFET区中的ρ+区用作ρ阱；以及h.在所述NMOSFET区上进一步形成栅极，以形成所述NMOSFET管。较佳地，在上述的制造方法的上述步骤d中，所述η-外延的浓度和厚度被调节为使得所述PNP管的beta值大于100且共发射极组态的击穿电压大于20V。较佳地，在上述的制造方法的上述步骤e中，所述ρ型上隔离的注入剂量被调节为使得NMOSFET管的开启电压为IV。较佳地，在上述的制造方法的上述步骤f中，在所述η-外延岛上形成多个η+区的同时进行所述PNP管的基极引出以及所述NMOSFET管的源极和漏极引出。较佳地，在上述的制造方法的上述步骤g中，在所述η-外延岛上形成多个ρ+区的同时进行所述PNP管的发射极引出以及所述NMOSFET管的ρ阱引出。较佳地，上述的制造方法的上述步骤h进一步包括:hl.在所述NMOSFET区上淀积TEOS ；h2.在TEOS层上刻蚀出栅氧位置区域；以及h3.在所述栅氧位置区域上进行栅氧化工艺。较佳地，在上述的制造方法的上述步骤h中，省略了场氧化和硅栅MOS工艺。较佳地，在上述的制造方法中，省略了高压阱工艺和NTUB工艺。根据本专利技术的另一方面，还提供了一种由如上所述的制造方法制成的集成电路充电驱动器，其中所述NMOSFET管的漏极连接至所述PNP管的基极，其中所述PNP管作为功率输出管且所述NMOSFET管作为所述PNP管的基极电流的控制开关驱动管。本专利技术的制造方法至少包括以下几个特点:I)省略了传统BCD (Bipolar-CMOS-DMOS)工艺中的高压阱工艺和NTUB工艺，以Bipolar工艺为基础平台，形成高压纵向双极器件；2)省略了场氧化和多晶等硅栅MOS工艺，并巧妙地把铝栅工艺和氮化硅电容工艺有机结合在一起，生成简易实用的AL栅MOS器件工艺，用于控制驱动开关的部分；3)通过双层外延的办法，精确控制大功率纵向PNP管的增益和耐压，最终达到高增益高耐压的最佳平衡，最高耐压可达20V以上,最大电流可超过0.5VilA,典型beta值大于 100。根据本专利技术的制造方法所制成的集成电路充电驱动器也可以兼容分立器件(PNP+NM0SFET)的应用方案，而无需修改PCB。与现有技术相比较，例如在MTK51/52/36/13/73等平台充电管理应用中，本专利技术所提供的集成电路充电驱动器在性能上完全可以替代分立器件PNP+NM0SFET的应用方案，且更具有装配使用更方便、成本价格更低廉等进一步的优势。应当理解，本专利技术以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本专利技术提供进一步的解释。【附图说明】包括附图是为提供对本专利技术进一步的理解，它们被收录并构成本申请的一部分，附图示出了本专利技术的实施例，并与本说明书一起起到解释本专利技术原理的作用。附图中:图1为本专利技术的集成电路充电驱动器的典型电路结构示意图。图2为PNP管的剖面结构示意图。图3为NMOSFET管的剖面结构示意图。图4为本专利技术的制造方法的基本步骤的流程图。图5为本专利技术的集成电路充电驱动器的典型应用框图。图6为本专利技术兼容于分立器件应用方案的PCB设计布图。【具体实施方式】本专利技术的技术方案的基本原理主要在于:PNP管(例如纵向功率PNP管)作为驱动芯片的功率输出管，该功率管要求达到高耐压、高增益、大电流的应用设计目标。NMOSFET管(例如高压LDM0S)作为PNP功率管控制基极电流的控制开关驱动管，实现高压隔离和电压驱动控制的应用设计目标。关键的技术节点在于要把纵向的功率PNP管和横向的LDMOS管工艺整合到同一个精简的工艺平台上，实现成本和效益的最优化。本专利技术是基于经典的Bipolar工艺平台，采用定制的外延基材，省略了其中DN和BASE工艺层次，借用DP层次同时做上隔离同时做NMOSFET的P阱，再借用原工艺中CE (电容层次)做NMOSFET管栅区窗口，增加栅氧工艺，最后用非自对准的AL栅工艺实现NMOSFET管，完成纵向的功率PNP管和横向的LDMOS管在同一工艺中的整合实现。现在将详细参考附图描述本专利技术的实施例。现在将详细参考本专利技术的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本专利技术中所使用的术语是从公知公用的术语中选择的，但是本专利技术说明书中所提本文档来自技高网...
【技术保护点】
一种集成电路充电驱动器的制造方法，其特征在于，所述集成电路充电驱动器集成有PNP管和NMOSFET管，该制造方法包括：a.提供基板，所述基板是p+/p‑型外延基板并用作所述PNP管的集电极，所述基板包含PNP区和NMOSFET区；b.在所述基板的NMOSFET区中形成n型埋层;c.分别在所述PNP区的两侧和所述NMOSFET区的两侧形成p型下隔离；d.沉积n‑外延，所述n‑外延由所述p型下隔离隔断以形成n‑外延岛；e.在所述p型下隔离上形成p型上隔离，所述p型上隔离在所述NMOSFET区中进一步用作p阱，且所述n型埋层位于NMOSFET的p阱下方；f.在所述n‑外延岛上形成多个n+区，所述PNP区中的n+区用作基极且所述NMOSFET区中的n+区分别用作源极和漏极；g.在所述n‑外延岛上形成多个p+区，所述PNP区中的p+区用作发射极以形成所述PNP管，且所述NMOSFET区中的p+区用作p阱；以及h.在所述NMOSFET区上进一步形成栅极，以形成所述NMOSFET管。
【技术特征摘要】
1.一种集成电路充电驱动器的制造方法，其特征在于，所述集成电路充电驱动器集成有PNP管和NMOSFET管，该制造方法包括: a.提供基板，所述基板是p+/p-型外延基板并用作所述PNP管的集电极，所述基板包含PNP 区和 NMOSFET 区； b.在所述基板的NMOSFET区中形成η型埋层； c.分别在所述PNP区的两侧和所述NMOSFET区的两侧形成p型下隔离； d.沉积η-外延,所述η-外延由所述P型下隔离隔断以形成η-外延岛； e.在所述P型下隔离上形成P型上隔离，所述P型上隔离在所述NMOSFET区中进一步用作P阱，且所述η型埋层位于NMOSFET的p阱下方； f.在所述η-外延岛上形成多个η+区，所述PNP区中的η+区用作基极且所述NMOSFET区中的η+区分别用作源极和漏极； g.在所述η-外延岛上形成多个ρ+区，所述PNP区中的ρ+区用作发射极以形成所述PNP管，且所述NMOSFET区中的ρ+区用作ρ阱；以及 h.在所述NMOSFET区上进一步形成栅极，以形成所述NMOSFET管。2.如权利要求1所述的制造方法，其特征在于，在上述步骤d中，所述η-外延的浓度和厚度被调节为使得所述PNP管的beta值大于100且共发射极组态的击穿电压大...
【专利技术属性】
技术研发人员：汪义，曾蕴浩，王炜，胡舜涛，王强，罗菊亚，张宏林，
申请(专利权)人：上海岭芯微电子有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。