具有在活跃SLC和MLC存储器分区之间分布的小逻辑组的非易失性存储器和方法技术

被组织为快闪擦除块的非易失性存储器通过在写到块中之前首先分级为逻辑组来接收来自主机写的数据。每个逻辑组包含来自有序逻辑地址的预定集合的数据，并且具有小于一个块的固定大小。通过将主机的逻辑地址空间划分为有序的逻辑地址空间的不重叠的子范围来获得全体的逻辑组，每个逻辑组具有在由至少一页的最小大小和在一块中装入至少两个逻辑组的最大大小界定的范围内的预定大小，并且是高达比主机写的通常大小更高的数量级。以此方式，避免了由于操作大的逻辑组引起的过多的垃圾收集，同时减少地址空间以最小化缓存RAM的大小。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种将来自主机的数据存储在非易失性存储器中的方法，包括：将该非易失性存储器组织为能一起擦除的存储器单元的块，每个块用于存储多页，每页用于并行访问预定数量个逻辑单位的数据，每个逻辑单位具有由主机分配的逻辑地址；通过将主机的逻辑地址空间划分为有序的逻辑地址的不重叠的子范围来定义多个逻辑组，每个逻辑组具有由至少一页的最小大小和在一个块中装入至少两个逻辑组的最大大小界定的范围内的预定大小；缓冲各个主机写；逐个逻辑组地分级各个主机写；以及将任意分级的逻辑组存储到该非易失性存储器中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：SA格罗贝茨，WS吴，ST斯普鲁斯，
申请(专利权)人：桑迪士克科技股份有限公司，
类型：发明
国别省市：美国;US