一种集成倍压生成电路制造技术

本发明专利技术公开了一种集成倍压生成电路。所述电路包括差动放大器和输出级，所述差动放大器包括P型第一MOS管（M1）、第二MOS管（M2），N型第三MOS管（M3）、第四MOS管（M4）、第五MOS管（M5）；所述输出级包括P型第三MOS管（M3），第一电阻（R1），第二电阻（R2）。采用MOS管和在集成电路中可实现的电阻组成倍压电路，可将该倍压电路集成在集成电路中，从而减小电路体积，减小开发成本和生产成本。

【技术实现步骤摘要】
一种集成倍压生成电路
本专利技术涉及一种集成倍压生成电路。
技术介绍
在便携式电子电路里面，其采用的驱动电压一般是1.5V、2.5V、3.3V或5V电压，但是在某些电子电路中的某些部分需要更大的电压进行驱动，因此就需要将小的驱动电压做倍增处理。现有技术中做倍压的电路一般采用变压器的技术方案，但是变压器的增压倍数比较难控制，切变压器在不能结成到集成电路里，所以必须外接，使得这种倍压电路在集成电路里不能广泛应用，也使得电路容积较大，增加开发和生产成本。
技术实现思路
本专利技术的专利技术目的在于:针对上述存在的问题，提供一种适用于集成电路里应用的倍压电路。本专利技术采用的技术方案是这样的:一种集成倍压生成电路，包括差动放大器和输出级。所述差动放大器包括P型第一 MOS管、第二 MOS管，N型第三MOS管、第四MOS管、第五MOS管；所述输出级包括P型第三MOS管，第一电阻，第二电阻。所述差动放大器的第一MOS管的漏极、源极和栅极分别连接到第四MOS管的漏极、递升电压以及第二 MOS管的栅极和第一 MOS管的漏极；第二 MOS管的漏极、源极和栅极分别连接到第五MOS管的漏极、递升电压和第一 MOS管的栅极；第四MOS管的漏极、源极和栅极分别连接到第一 MOS管的漏极、第六MOS管的漏极以及第一电阻和第二电阻的公共连接端；第五MOS管的漏极、源极和栅极分别连接到第二 MOS管的漏极、第六MOS管的漏极和电压输入端；第六MOS管的漏极、源极和栅极分别连接到第四MOS管和第五MOS管的源极、地以及偏压。所述输出级的第一电阻和第二电阻串接于第三MOS管漏极和地之间；第三MOS管的漏极、源极和栅极分别连接到倍压输出端、外电源电压和第二 MOS管的漏极。上述的集成倍压生成电路,还包括一电平输出电容，该负载电容桥接于倍压输出端和地之间。最为优选，所述电平输出电容为一 N型第六MOS管，该第六MOS管的源极和漏极并联接地，栅极连接倍压输出端。在上述的集成倍压生成电路中，所述第一 MOS管与第二 MOS管的参数相同，所述第四MOS管与第五MOS管的参数相同 综上所述，由于采用了上述技术方案，本专利技术的有益效果是:采用MOS管和在集成电路中可实现的电阻组成倍压电路，可将该倍压电路集成在集成电路中，从而减小电路体积，减小开发成本和生产成本。【附图说明】图1是本专利技术集成倍压生成电路的电路原理图。【具体实施方式】下面结合附图，对本专利技术作详细的说明。为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。一种集成倍压生成电路，包括差动放大器和输出级。如图1中所示，所述差动放大器包括P型第一 MOS管Ml、第二 MOS管M2，N型第三MOS管M3、第四MOS管M4、第五MOS管M5 ；所述输出级包括P型第三MOS管M3，第一电阻Rl，第二电阻R2。图1中所示，所述差动放大器的第一 MOS管Ml的漏极、源极和栅极分别连接到第四MOS管M4的漏极、递升电压VPP以及第二 MOS管M2的栅极和第一 MOS管Ml的漏极；第二 MOS管M2的漏极、源极和栅极分别连接到第五MOS管M5的漏极、递升电压VPP和第一MOS管Ml的栅极；第四MOS管M4的漏极、源极和栅极分别连接到第一 MOS管Ml的漏极、第六MOS管M6的漏极以及第一电阻Rl和第二电阻R2的公共连接端；第五MOS管M5的漏极、源极和栅极分别连接到第二 MOS管M2的漏极、第六MOS管M6的漏极和电压输入端Vin ;第六MOS管M6的漏极、源极和栅极分别连接到第四MOS管M4和第五MOS管M5的源极、地GND以及偏压Bias。图1中所示，所述输出级的第一电阻Rl和第二电阻R2串接于第三MOS管M3漏极和地GND之间；第三MOS管M3的漏极、源极和栅极分别连接到倍压输出端Vout、外电源电压VDD和第二 MOS管M2的漏极。在上述的集成倍压生成电路中，还包括一电平输出电容，该负载电容桥接于倍压输出端Vout和地GND之间。在本专利技术中，所述电平输出电容为一 N型第六MOS管M6，该第六MOS管M6的源极和漏极并联接地GND，栅极连接倍压输出端Vout。作为优选，上述集成倍压生成电路中，第一 MOS管Ml与第二 MOS管M2的参数相同，第四MOS管M4与第五MOS管M5的参数相同。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种集成倍压生成电路，包括差动放大器和输出级，其特征在于：所述差动放大器包括P型第一MOS管（M1）、第二MOS管（M2），N型第三MOS管（M3）、第四MOS管（M4）、第五MOS管（M5）；所述输出级包括P型第三MOS管（M3），第一电阻（R1），第二电阻（R2）；差动放大器的第一MOS管（M1）的漏极、源极和栅极分别连接到第四MOS管（M4）的漏极、递升电压（VPP）以及第二MOS管（M2）的栅极和第一MOS管（M1）的漏极；第二MOS管（M2）的漏极、源极和栅极分别连接到第五MOS管（M5）的漏极、递升电压（VPP）和第一MOS管（M1）的栅极；第四MOS管（M4）的漏极、源极和栅极分别连接到第一MOS管（M1）的漏极、第六MOS管（M6）的漏极以及第一电阻（R1）和第二电阻（R2）的公共连接端；第五MOS管（M5）的漏极、源极和栅极分别连接到第二MOS管（M2）的漏极、第六MOS管（M6）的漏极和电压输入端（Vin）；第六MOS管（M6）的漏极、源极和栅极分别连接到第四MOS管（M4）和第五MOS管（M5）的源极、地（GND）以及偏压（Bias）；所述输出级的第一电阻（R1）和第二电阻（R2）串接于第三MOS管（M3）漏极和地（GND）之间；第三MOS管（M3）的漏极、源极和栅极分别连接到倍压输出端（Vout）、外电源电压（VDD）和第二MOS管（M2）的漏极。...

【技术特征摘要】
1.一种集成倍压生成电路，包括差动放大器和输出级，其特征在于:所述差动放大器包括P型第一 MOS管(Ml)、第二 MOS管(M2)，N型第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5);所述输出级包括P型第三MOS管(M3)，第一电阻(R1)，第二电阻(R2)； 差动放大器的第一 MOS管(Ml)的漏极、源极和栅极分别连接到第四MOS管(M4)的漏极、递升电压(VPP)以及第二 MOS管(M2)的栅极和第一 MOS管(Ml)的漏极；第二 MOS管(M2)的漏极、源极和栅极分别连接到第五MOS管(M5)的漏极、递升电压(VPP)和第一 MOS管(MD的栅极；第四MOS管(M4)的漏极、源极和栅极分别连接到第一 MOS管(Ml)的漏极、第六MOS管(M6)的漏极以及第一电阻(Rl)和第二电阻(R2)的公共连接端；第五MOS管(M5)的漏极、源极和栅极分别连接到第二 MOS管(M2)的漏极、第六MOS管(M6)的漏极和电压输入端...

【专利技术属性】
技术研发人员：余力，吴勇，王纪云，
申请(专利权)人：郑州单点科技软件有限公司，
类型：发明
国别省市：河南;41