【技术实现步骤摘要】
—种用于提高电压驱动能力的缓冲器
本专利技术涉及一种结构简单的低电压高稳定性的高速缓冲器,尤其是一种可以提高低电压低驱动信号的驱动能力缓冲器。它可以有效的提高低电压信号的驱动能力,并且输出电压具有很高的稳定性,是一款性能优秀的低电压高稳定性的高速缓冲器。
技术介绍
随着集成电路设计技术的发展,在新一代的集成电路设计中,为了达到设计目标,尤其是为了降低功耗和提高速度,设计者常常使用多路电压(MSV)方法允许使用不同电压的设计分实体或块,而随之引入的低电压逻辑,为了增强低电压的驱动能力,需要在低电压和负载之间增加一级缓冲器。例如,当200mv的低驱动能力的电压驱动一个较大的负载时,需要首先解决的就是速度问题,这时就需要缓冲器提高电压的驱动能力;当电压工作在不同的环境下,输出电压的稳定性也必须得到充分的保障,否则很容易导致电路无法正常工作,对于低电压更是如此。因此,本专利技术提出了一种结构简单,驱动能力强,且可以保证输出的低电压稳定性的电路。
技术实现思路
本专利技术要解决的问题:当电压驱动能力较低时,需要提高其驱动能力,保证输出电压的稳定性,同时尽可能的让功耗损失最低。本专利技术的技术方案为:一种用于提高电压驱动能力的缓冲器,所述缓冲器设有4个 NMOS 管:MN1、MN2、MN3 和 MN4,三个 PMOS 管:MP1、MP2 和 MP3,以及一个电阻 R ;NM0S 管丽I的漏极和电源Vdd连接,栅极接外部控制信号V_,体端接地GND,源极和PMOS管MPl、MP2的源极相连;PM0S管MPl的栅极接外部输入信号Vi,体端接电源Vdd,漏极和PMO ...
【技术保护点】
一种用于提高电压驱动能力的缓冲器,其特征是所述缓冲器设有4个NMOS管:MN1、MN2、MN3和MN4,三个PMOS管:MP1、MP2和MP3,以及一个电阻R;NMOS管MN1的漏极和电源Vdd连接,栅极接外部控制信号Vcon,体端接地GND,源极和PMOS管MP1、MP2的源极相连;PMOS管MP1的栅极接外部输入信号Vi,体端接电源Vdd,漏极和PMOS管MN2的漏极、栅极以及PMOS管MN3的栅极相连;电阻R的两端设为A端和B端,PMOS管MP2的栅极和NMOS管MN4的源极、电阻R的A端相连,漏极和NMOS管MN3的漏极相连,体端和电源Vdd相连;NMOS管MN2的源极和体端接地GND;NMOS管MN3的源极和体端接地GND;NMOS管MN4的漏极接电源Vdd,体端接地GND;电阻R的B端接地GND;所述缓冲器的输出端Vout为电阻R的A端。
【技术特征摘要】
2012.11.14 CN 201210457391.01.一种用于提高电压驱动能力的缓冲器,其特征是所述缓冲器设有4个NMOS管:MN1、丽2、丽3和MN4,三个PM0S管:MP1、MP2和MP3,以及一个电阻R ;NM0S管丽1的漏极和电源Vdd连接,栅极接外部控制信号V_,体端接地GND,源极和PM0S管MP1、MP2的源极相连;PM0S管MP1的栅极接外部输入信号Vi;...
【专利技术属性】
技术研发人员:杨格兰,柏娜,夏迎成,朱贾峰,
申请(专利权)人:湖南城市学院,
类型:发明
国别省市:湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。