本发明专利技术涉及具有双重图案化金属层结构的位格,揭示一种用于提供具有双重图案化金属层结构的SRAM位格的方法。具体实施例包括:经由第一图案化制程,提供字线结构、接地线结构、电源线结构或彼等的组合;以及经由第二图案化制程,提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。具体实施例包括:提供作为该字线结构的第一接着垫,以及作为该接地线结构的第二接着垫;以及提供有第一端边及第一侧边的该第一接着垫,以及有第二端边及第二侧边的该第二接着垫,其中该第一侧边面向该第二侧边。
【技术实现步骤摘要】
具有双重图案化金属层结构的位格
本揭示内容有关于微型化静态随机存取内存(SRAM)位格的制造。本揭示内容尤其可应用于可超越20奈米(nm)技术节点(例如,14奈米及其它技术节点)的SRAM位格。
技术介绍
随着技术进步,以及持续缩减晶体管装置的尺寸,越来越难以维持用于制造半导体装置的设计的光刻可印性。例如,图1A中的习知SRAM位格100包含用于字线的金属1接着垫(landingpad)101、用于接地线的金属1接着垫103、以及金属1位线结构105以及金属2层结构107。此外,位格100包含主动区触点109、金属触点111、以及用于完成与金属1层结构101、103及105关连的各种互连的通孔1结构113以及金属2层结构107。不过,位格100可能难以印在晶圆上,因为位格100中颜色相同(或图案化)的金属结构彼此太接近。如图标,例如,字线接着垫101可能太靠近接地线接着垫103,以及接着垫101、103可能太靠近位线结构105。因此,变成越来越难以进一步缩小位格100的设计。此外,如图1B所示的另一习知SRAM位格130,单一图案化金属线(例如,金属1层结构131及133)占据重要的空间。不过,如果减少位格130的高度(例如,以减少占用空间),金属1层结构133之间的端边至端边间距(tip-to-tipspacing,其中端边为结构的短边),特别是在相同的颜色空间中,会变成太靠近,这对位格130的光刻可印性有不利影响。因此,亟须一种有改良光刻可印性的微型化SRAM位格及致能方法。
技术实现思路
本揭示内容的态样为一种用于实现具有双重图案化金属层结构的位格的方法。本揭示内容的另一态样为一种用有双重图案化金属层结构的位格实现的装置。本揭示内容的其它态样及特征会在以下说明中提出以及部份在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照权利要求所特别提示,可实现及得到本揭示内容的优点。根据本揭示内容,一些技术效果的达成部份可藉由一种方法,包含:经由第一图案化制程,提供字线结构、接地线结构、电源线结构或彼等的组合;以及经由第二图案化制程,提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。本揭示内容的数个态样包括:提供作为该字线结构的第一接着垫,以及作为该接地线结构的第二接着垫;以及提供具有第一端边(firsttipedge)及第一侧边(firstsideedge)的该第一接着垫,以及有第二端边及第二侧边的该第二接着垫,其中该第一侧边面向该第二侧边。附加态样包括:提供具有第三端边及第三侧边的该位线结构;以及提供平行于该第三侧边的该第一及该第二端边。不同的态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属1层结构。其它的态样包括:使用该第一及该第二图案化制程,提供该等金属1层结构的双重图案化。使用双重图案化,该第一色金属与该第二色金属可紧密地隔开以减少位格面积,然而两个同色金属不能这样。有些态样包括:提供比该第一端边、该第二端边或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边或彼等的组合。一些态样包括:提供与该第二侧边有50奈米至60奈米的距离的该第一侧边。其它态样包括:提供垂直于该第一侧边的该第一端边、垂直于该第二侧边的该第二端边或彼等的组合。其它的态样包括:经由该第二图案化制程,提供第二位线结构;以及提供该字线结构、该接地线结构、该电源线结构或彼等的组合于该位线结构与该第二位线结构之间。使用侧边至侧边结构(side-to-sidestructure),该第一接着垫与该第二接着垫可紧密地隔开以减少位格面积,即使这两个接着垫的颜色图案相同。本揭示内容的附加态样为一种装置,包含:具有第一端边及第一侧边的字线结构;具有第二端边及第二侧边的接地线结构,其中该第一侧边面向该第二侧边;电源线结构;以及紧邻该字线结构、该接地线结构及该电源线结构的位线结构。数个态样包括:该位线结构有第三端边与第三侧边,以及该第一及该第二端边平行于该第三侧边。附加态样包括:该第一侧边、该第二侧边或彼等的组合比该第一端边、该第二端边或彼等的组合长1.4至1.8倍。一些态样包括:该第一侧边与该第二侧边有50奈米至60奈米的距离。某些态样包括:该第一端边垂直于该第一侧边,该第二端边垂直于该第二侧边、或彼等的组合。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属1层结构。本揭示内容的另一态样包括:经由第一图案化制程,提供有第一端边及第一侧边的字线结构;经由第一图案化制程,提供有第二端边及第二侧边的接地线结构,其中该第一侧边面向该第二侧边;以及经由第二图案化制程,提供紧邻该字线结构及该接地线结构的位线结构。附加态样包括:提供具有第三端边及第三侧边的该位线结构;以及提供平行于该第三侧边的该第一及该第二端边。一些态样包括:提供比该第一端边、该第二端边、或彼等的组合长1.4至1.8倍的该第一侧边、该第二侧边、或彼等的组合。不同的态样包括:经由第一图案化制程,提供紧邻该位线结构的电源线结构。其它态样包括:该位线结构、该字线结构、该接地线结构及该电源线结构均为金属1层结构。熟谙此艺者由以下详细说明可明白本揭示内容的其它方面及技术效果,其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解,本揭示内容能够做出其它及不同的具体实施例,以及在各种明显的态样,能够修改数个细节而不脱离本揭示内容。因此,附图及说明内容本质上应被视为图解说明用而不是用来限定。附图说明在此用附图举例说明而不是限定本揭示内容,图中类似的组件用相同的组件符号表示。图1A及1B示意图标有单一图案化金属层结构的SRAM位格;图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格;图3根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格的电路图;图4根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的n型阱区及主动区;图5根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的多晶硅结构及多晶硅切割区;图6根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的主动区触点、栅极触点及通孔0结构;以及图7根据本揭示内容的示范具体实施例示意图标与有双重图案化金属层结构的位格关连的通孔0结构及金属1层结构。符号说明具体实施方式为了解释,在以下的说明中,提出各种特定的细节供彻底了解示范具体实施例。不过,显然没有该等特定细节或用等价配置仍可实施示范具体实施例。在其它情况下,众所周知的结构及装置用方块图图标以免不必要地混淆示范具体实施例。此外,除非明示,在本专利说明书及权利要求中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。本揭示内容针对及解决在制造有单一图案化金属层结构的位格时带来的光刻难题。本揭示内容针对及解决此类问题和其它事项,例如,藉由用第一图案化制程提供位格的字线结构、接地线结构、电源线结构或彼等的组合,以及用第二图案化制程提供该位格的位线结构。图2根据本揭示内容的示范具体实施例示意图标有双重图案化金属层结构的位格。例如,位格200包含金属1字线结构201本文档来自技高网...
【技术保护点】
一种方法,包含:经由第一图案化制程,提供字线结构、接地线结构、电源线结构或彼等的组合;以及经由第二图案化制程,提供紧邻该字线结构、该接地线结构、该电源线结构或彼等的组合的位线结构。
【技术特征摘要】
2012.09.14 US 13/617,8531.一种制造微型化静态随机存取内存位格的方法,包含:提供至少一字线结构、至少一接地线结构及至少一电源线结构;以及提供紧邻该至少一字线结构、该至少一接地线结构及该至少一电源线结构的至少一位线结构,该至少一字线结构、该至少一接地线结构及该至少一电源线结构、及该至少一位线结构一起提供至少一双重图案化金属层结构,连接该至少一双重图案化金属层结构至主动区触点及栅极触点,其中,该至少一字线结构包括第一端边及第一侧边,且该至少一接地线结构包括第二端边及第二侧边,该第一端边垂直于该第一侧边,该第二端边垂直于该第二侧边,且该第一侧边面向该第二侧边;以及提供各该至少一位线结构具有第三端边及第三侧边,其中,该第一端边及该...
【专利技术属性】
技术研发人员:J·金,M·拉希德,
申请(专利权)人:格罗方德半导体公司,
类型:发明
国别省市:开曼群岛;KY
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。