降低电源关断时负载功耗的电路制造技术

技术编号:9835733 阅读:114 留言:0更新日期:2014-04-02 00:56
本发明专利技术公开了一种降低电源关断时负载功耗的电路。该电路的电压源连接至第一PMOS晶体管的源极和第二PMOS晶体管的源极,并通过第一电阻连接至第一PMOS晶体管的栅极和第二NMOS晶体管的漏极;第一PMOS晶体管的漏极和第二PMOS晶体管的栅极连接至第一控制信号输出端;第三PMOS晶体管的栅极和第二NMOS晶体管的源极连接至第二控制信号输出端;第一NMOS晶体管的漏极连接至第三PMOS晶体管的漏极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极,源极通过第二电阻接地。本发明专利技术的有益效果是:降低电源关断时的负载功耗,减小关断时的电流,减小大电流对元器件寿命的影响。

【技术实现步骤摘要】

【技术保护点】
一种降低电源关断时负载功耗的电路,其特征在于,包括第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第三PMOS晶体管(P3)、第一NMOS晶体管(N1)、第二NMOS晶体管(N2)、第一电阻(R1)和第二电阻(R2);电压源(VDD)连接至第一PMOS晶体管(P1)的源极和第二PMOS晶体管(P2)的源极,并通过第一电阻(R1)连接至第一PMOS晶体管(P1)的栅极和第二NMOS晶体管(N2)的漏极;第一PMOS晶体管(P1)的漏极和第二PMOS晶体管(P2)的栅极连接至第一控制信号输出端(Vout1);第三PMOS晶体管(P3)的栅极和第二NMOS晶体管(N2)的源极连接至第二控制信号输出端(Vout2);第一NMOS晶体管(N1)的漏极连接至第三PMOS晶体管(P3)的漏极、第一NMOS晶体管(N1)的栅极和第二NMOS晶体管(N2)的栅极,源极通过第二电阻(R2)接地。

【技术特征摘要】

【专利技术属性】
技术研发人员:王纪云吴勇王晓娟
申请(专利权)人:郑州单点科技软件有限公司
类型:发明
国别省市:河南;41

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1