封装基板及其制法制造技术

一种封装基板及其制法，该封装基板包括具有顶表面和底表面的基板本体、形成于该基板本体顶表面上的绝缘保护层、埋设且外露于该绝缘保护层中的中介层、及设于该中介层上或嵌埋于其中的被动组件。借由将被动组件整合于该封装基板中，当芯片设于该中介层上时，可缩短该芯片与被动组件之间的导电路径，而使芯片的脚位电压能保持稳定，因而能增进整体电性效能。

【技术实现步骤摘要】
【专利摘要】一种，该封装基板包括具有顶表面和底表面的基板本体、形成于该基板本体顶表面上的绝缘保护层、埋设且外露于该绝缘保护层中的中介层、及设于该中介层上或嵌埋于其中的被动组件。借由将被动组件整合于该封装基板中，当芯片设于该中介层上时，可缩短该芯片与被动组件之间的导电路径，而使芯片的脚位电压能保持稳定，因而能增进整体电性效能。【专利说明】
本专利技术涉及一种，尤指一种嵌埋有中介层的。
技术介绍
随着电子产业的蓬勃发展，电子产品在型态上逐渐趋于轻薄短小，在功能上则逐渐迈入高性能、多功能、与高速度化的研发方向，致使半导体芯片的布线密度愈来愈高，而以纳米尺寸作单位。因此，目前所用以承载芯片的封装基板(如覆晶式载板)已无法配合高线路密度的半导体芯片，因而业界遂发展出一种3D_SiP (System-1n-package)封装工艺。请参阅图1，其为一种现有3D_SiP封装件I的剖视图，如图1所示，其通过于一封装基板I’与一半导体芯片15之间增设一娃中介层(Silicon interposer) 12,该娃中介层12采用娃穿孔(Through-si I icon via, TSV)技术而具有多个贯穿且用以电性连接的导电穿孔121,且于该娃中介层12上形成一线路重布结构(Redistribution layer, RDL)122,令该些导电穿孔121的一端电性结合间距较大的封装基板1’，而该线路重布结构122则电性结合间距较小的半导体芯片15，使该封装基板I’可结合具有高布线密度的半导体芯片15，之后，再将封装件设置于一电路板9上。故借由该硅中介层12，不仅可解决缺乏可配合的载板的问题，且不会改变IC产业原本的供应链(supply chain)及基础设备(infrastructure),进而使最终的半导体封装件具有高整合度、高效率、低耗电、小体积与低成本的优势。然而，现有3D_SiP封装件I中，该封装基板I ’仅能堆栈例如半导体芯片15的主动组件，而无法同时设置该些被动组件14，也就是须将该些被动组件14设置于该电路板9上，故该半导体芯片15与该被动组件14之间的导电路径过长，因而该半导体芯片15的电压容易出现不稳定现象，致使最终电子产品的电性效能无法大幅提升。此外，因该些被动组件14设于该电路板9上，故该些被动组件14不仅占用该电路板9的布设面积，且减少该电路板9的布线空间，因而难以缩小产品的体积，且将减少产品的功能。因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
技术实现思路
为解决上述现有技术的种种问题，本专利技术的主要目的在于揭露一种，可缩短该芯片与被动组件之间的导电路径，而使芯片的脚位电压能保持稳定，因而能增进整体电性效能。本专利技术的一实施例提出一种封装基板，其整合有中介层与被动组件。该封装基板可包括:基板本体，其具有线路、相对的第一表面和第二表面，该第一表面具有多个电性接触垫；绝缘保护层，其形成于该基板本体的第一表面上；中介层，其埋设于该绝缘保护层中并电性连接该基板本体，且该中介层具有多个贯穿的导电穿孔及外露于该绝缘保护层的线路重布结构；以及至少一被动组件，其设于该基板本体的第一表面之上。其中，该被动组件设于该线路重布结构上，且电性连接该中介层。其中，该被动组件设于该绝缘保护层上，且借由形成于该绝缘保护层中的导电组件电性连接该电性接触垫。 其中，该导电组件的材质为导电胶或电镀金属。其中，该导电组件为柱体。其中，该绝缘保护层具有至少一外露该电性接触垫的开口，使该被动组件设于该开口中的电性接触垫上。其中，该封装基板还包括至少一另一被动组件，其嵌埋于该基板本体中。而且，为实现上述目的，本专利技术还提出一种封装基板的制法，包括:提供一具有相对的第一表面和第二表面的基板本体，该第一表面具有多个电性接触垫，该第一表面上形成有绝缘保护层及埋设于该绝缘保护层中并电性连接该基板本体的中介层，且该中介层具有多个贯穿的导电穿孔及外露于该绝缘保护层的线路重布结构；于该绝缘保护层上形成至少一外露该电性接触垫的开孔；于该开孔中形成导电组件；以及于该导电组件上设置至少一被动组件。其中，该导电组件的材质为导电胶或电镀金属。其中，该导电组件为柱体。而且，本专利技术还提出一种封装基板，包括:基板本体，其具有相对的第一表面和第二表面，该第一表面具有多个电性接触垫；绝缘保护层，其形成于该基板本体的第一表面上；中介层，其埋设于该绝缘保护层中并电性连接该基板本体，且该中介层具有多个贯穿的导电穿孔及外露于该绝缘保护层的线路重布结构；以及至少一被动组件，其嵌埋于该基板本体中。其中，该基板本体具有至少一线路，该被动组件借由该线路电性连接该中介层。因此，相较于现有技术，当半导体芯片设于该中介层的线路重布结构上时，可缩短该半导体芯片与被动组件之间的距离，即主动组件(如该半导体芯片)与被动组件之间的电性连接路径缩短，使主动组件的脚位电压较为稳定，因而能提升最终产品的电性效能。此外，因该些被动组件无需设于电路板上，因而不会占用电路板的布设面积，故可增加该电路板的布线空间，不仅可缩小产品的体积，且可增加产品的功能。【专利附图】【附图说明】图1为现有3D_SiP封装件的剖视图。图2为本专利技术封装基板的第一实施例的剖视图。图3A至图3C为本专利技术封装基板的第二实施例的制法的剖视图。图4为本专利技术封装基板的第三实施例的剖视图。图5为本专利技术封装基板的第四实施例的剖视图。其中，附图标记:1:3D-SiP 封装件I’，2，3，4，4’:封装基板12:硅中介层121，221:导电穿孔122，222:线路重布结构14，24，24’:被动组件15:半导体芯片20:基板本体20a:顶表面20b:底表面200:线路21a，21b:电性接触垫22:中介层23:绝缘保护层230:开孔231:导电组件232:开口9:电路板。【具体实施方式】以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如「上」、「顶」、「底」、「四周」、「上方」及「一」等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。本文中提及的“导电穿孔”是指形成于基材，例如本文的中介层中的导电组件，以本文图式为例，其外型如柱状体。第一实施例请参阅图2，其为本专利技术的封装基板2的第一实施例的剖视图。如图2所示，先提供一具有线路200、顶表面(可视为第一表面)20a和底表面(可视为第二表面)20b的基板本体20,例如为多层内联机基板(mult1-layer interconnect baseplate),该顶表面20a具有多个电性接触垫21a，又该顶表面20a上设有一中介层22与一绝缘保护层23，该中介层22嵌埋于该绝缘保护层23中并外本文档来自技高网...

【技术保护点】
一种封装基板，包括：基板本体，其具有相对的第一表面和第二表面，该第一表面具有多个电性接触垫；绝缘保护层，其形成于该基板本体的該第一表面上；中介层，其埋设于该绝缘保护层中并电性连接该基板本体，且该中介层具有多个贯穿的导电穿孔及外露于该绝缘保护层的线路重布结构；以及至少一被动组件，其设于该基板本体的第一表面之上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈裕华，骆韦仲，胡迪群，谢昌宏，
申请(专利权)人：财团法人工业技术研究院， 欣兴电子股份有限公司，
类型：发明
国别省市：台湾;71