一种阵列基板及其制造方法和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法和显示装置，其中阵列基板的结构是在基板周边区域设置有多根信号线，每一根信号线用于与集成电路芯片连接的部位设置有至少两个不同厚度的粘结层，各粘结层之间通过导电金属层电连接。本发明专利技术通过将改变现有技术中一整片的粘结层设计成至少两个粘结层结构，即在一个绑定位置处包括两个不同厚度的粘结层，并通过导电金属层将二者连接，可以避免膜厚差异和金属层的偏移造成的绑定异常，减少由于绑定异常造成的布线不良的发生，提高产品质量。同时本发明专利技术还提供了一种基于上述阵列基板的显示装置，其中阵列基板上的粘结层通过各向异性胶与显示装置中的驱动集成电路连接。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种阵列基板及其制造方法和显示装置，其中阵列基板的结构是在基板周边区域设置有多根信号线，每一根信号线用于与集成电路芯片连接的部位设置有至少两个不同厚度的粘结层，各粘结层之间通过导电金属层电连接。本专利技术通过将改变现有技术中一整片的粘结层设计成至少两个粘结层结构，即在一个绑定位置处包括两个不同厚度的粘结层，并通过导电金属层将二者连接，可以避免膜厚差异和金属层的偏移造成的绑定异常，减少由于绑定异常造成的布线不良的发生，提高产品质量。同时本专利技术还提供了一种基于上述阵列基板的显示装置，其中阵列基板上的粘结层通过各向异性胶与显示装置中的驱动集成电路连接。【专利说明】一种阵列基板及其制造方法和显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制造方法和显示装置。
技术介绍
在基板设计以及加工流程中，集成电路(Integrated Circuit,简称1C)在对电极引线和印刷电路板(Printed Circuit Board,简称PCB)时起到重要作用，尤其是对基板上的绑定垫片(Bonding Pad)和PCB板路连接时。对于大尺寸的显示产品一般还包括栅电极层垫片(即Gate Pad)和源漏层垫片(SPSD Pad)，而小尺寸(一般是指7寸以下)的显示产品，通常只有一个垫片(即Pad)，栅电极层采用GOA (Gate Driver on Array,阵列基板行驱动)技术不进行1C绑定，或者是采用C0G(Chip On Glass的简称)技术，即直接将1C或者是具有1C的芯片制作在玻璃基板上，并且1C和玻璃基板之间通过ACF胶(Anisotropic Conductive Film,即各向异性导电胶)导通。目前小尺寸产品的垫片设计一般是采用两层布线，可以节省空间。但是采用双层布线的设计存在不足之处，即不同层的膜厚差异会影响绑定效果，另外由于工艺波动造成不同层的布线发生偏移也会影响绑定效果，导致绑定设备对位报警严重时发生绑定异常。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何避免由于垫片造成绑定异常现象的发生。(二)技术方案为解决上述技术问题，本专利技术提供了一种阵列基板，所述基板周边区域设置有多根信号线，每一根信号线用于与集成电路芯片连接的部位设置有至少两个不同厚度的粘结层，各所述粘结层之间通过导电金属层电连接。进一步地，各所述粘结层为金属材料制成。进一步地，所述粘结层的数量为两个，其中一个粘结层与阵列基板上的源漏金属层同层设置且材料相同，另一粘结层与阵列基板上的栅极电极层同层设置且材料相同。进一步地，所述导电金属层与阵列基板中的透明导电层同层形成。进一步地，通过在所述导电金属层上开孔将信号线输出端引出到阵列基板的表面，并与集成电路芯片连接。进一步地，所述多根信号线分为至少两层，每层信号线之间用于与集成电路芯片连接的部位设置的粘结层互不重叠。为解决上述技术问题，本专利技术还提供了一种显示装置的制造方法，包括:通过第一次构图工艺在所述阵列基板周边区域形成包括多根信号线的图形；通过第二次构图工艺在每一根信号线用于与集成电路芯片连接的部位形成至少两个不同厚度的粘结层的图形；通过第三次构图工艺形成导电金属层电的图形，且各所述粘结层之间通过所述导电金属层电连接。进一步地，各所述粘结层采用金属材料形成。进一步地，所述第二次构图工艺形成两个不同厚度的粘结层的图形的步骤中，一个粘结层与阵列基板上的源漏金属层同层设置且材料相同，另一粘结层与阵列基板上的栅极电极层同层设置且材料相同。进一步地，所述第三次构图工艺中导电金属层与阵列基板中的透明导电层同层形成。进一步地，所述第三次构图工艺后还包括:在所述导电金属层上开孔，以将信号线输出端引出到阵列基板的表面与集成电路芯片连接。进一步地，所述第一次构图工艺中形成的多根信号线图形分为至少两层，每层信号线之间用于与集成电路芯片连接的部位设置的粘结层互不重叠。为解决上述技术问题，本专利技术还提供了一种显示装置，包括驱动集成电路芯片，还包括以上所述的阵列基板，所述阵列基板上的粘结层通过各向异性胶与所述驱动集成电路连接。(三)有益效果本专利技术实施例提供的一种阵列基板和显示装置，其中阵列基板的结构是在基板周边区域设置有多根信号线，每一根信号线用于与集成电路芯片连接的部位设置有至少两个不同厚度的粘结层，各粘结层之间通过导电金属层电连接。本专利技术通过将改变现有技术中一整片的粘结层设计成至少两个粘结层结构，即在一个绑定位置处包括两个不同厚度的粘结层，并通过导电金属层将二者连接，可以避免膜厚差异和金属层的偏移造成的绑定异常，减少由于绑定异常造成的布线不良的发生，提高产品质量。同时本专利技术还提供了一种基于上述阵列基板的显示装置，其中阵列基板上的粘结层通过各向异性胶与显示装置中的驱动集成电路连接。【专利附图】【附图说明】图1是现有技术提供的显示装置的截面示意图；图2是现有技术1C绑定后垫片位置处的剖面图；图3是对图2中结构沿A-A’方向的剖视图；图4是对图2中结构沿B-B’方向的剖视图；图5是本专利技术实施例一中提供的一种邦定垫片进行1C绑定后的剖面图；图6是本专利技术实施例一中对图5中结构沿C-C’方向的剖视图；图7是本专利技术实施例一中对图5中结构沿D-D’方向的剖视图；图8是本实施例二中提供的一种阵列基板的制造方法的步骤流程图。【具体实施方式】下面结合附图和实施例，对本专利技术的【具体实施方式】作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。对于现有的绑定垫片、集成电路1C与阵列基板的位置关系示意图如图1所示，具体的图1为集成电路中绑定垫片(即ic Bonding Pad)的截面示意图，在阵列衬底基板4的周边区域设置有绑定垫片3，1C通过ACF胶与绑定垫片3电连接。小尺寸的显示产品在进行外围布线时，为了节省空间一般使用双层布线，参照图2所示，信号线20分为两层，一层为A-A’，另一层为B-B’，该两层信号线在与驱动IC1连接的位置均设置有粘结层6和8，并通过ACF胶分别实现驱动IC1与粘结层6和8的电连接。图1的右侧还示出了液晶显示面板中阵列基板显示区域的截面结构图，即编号5指向的框，由于该部分结构就是现有技术中阵列基板和彩膜基板以及他们之间填充液晶的结构，此处不再赘述。参照图2所示，设置在基板周边的信号线通过绑定垫片和各项异性导电胶(ACF胶)与驱动1C连接，ACF胶是通过在胶里面掺杂可导电的金球实现的各向导电的功能，且只有当金球被压变形到一定程度后才能导电(金球外面是一层绝缘层，被压变形后绝缘层会被破坏)。对图2中结构沿A-A’剖开得到的示意图如图3所示，沿B-B’剖开得到的示意图如图4所示，其中图3和图4中的1为驱动1C，基板4、与源漏金属层同层形成的粘结层8、绝缘层9、导电球，1导电金属层11，栅极电极层同层形成的粘结层6。在图3所示的结构中衬底基板4的上方形成一层绝缘层9之后与显示区域的源漏金属层同层形成的粘结层8，之后继续在与源漏金属层同层形成的粘结层8上方形成绝缘层，并刻蚀掉粘结层8上方的部分绝缘层，并在该区域的绝缘层9上方形成一层导电金属层11 ;而在图4中衬底基板4上方经过一次构图工艺形成与栅极电极层同层形成的粘结层6，继续在与栅本文档来自技高网...

【技术保护点】
一种阵列基板，所述基板周边区域设置有多根信号线，其特征在于，每一根信号线用于与集成电路芯片连接的部位设置有至少两个不同厚度的粘结层，各所述粘结层之间通过导电金属层电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗强强，權基瑛，周保全，曲坤，李震芳，
申请(专利权)人：合肥京东方光电科技有限公司， 京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34