用于检查n中取m码的方法技术

介绍用于检验n中取m码的方法和电路装置。所述方法应用码检查器，所述码检查器被分配至少一个码缩减器（304、306、308），其中利用至少一个码缩减器（304、306、308）一直进行码字宽度的分别一半的缩减，直到存在x（x＝n/2、n/4、n/8…）中取1码或另外的不能进一步以这种方式缩减的码，其中码缩减器（304、306、308）的每级附加地与计数器的不同位连接，其中所述x中取1码或不能进一步缩减的码被检验并且每级的信号对附加地被检验。

【技术实现步骤摘要】
【国外来华专利技术】用于检查η中取m码的方法
本专利技术涉及用于检查η中取m码的方法以及用于执行所介绍的方法的电路装置，该电路装置也被称为测试器或检查器。
技术介绍
在与安全性相关的系统中使用冗余码，在这些系统中在有错误的情况下通过码检查器识别错误并且因此可以避开关键的情况。在此η中取m码也起作用。此外，对于密码应用需要随机发生器，这些随机发生器根据NIST(National Institute of Standards andTechnology (国家标准与技术研究所))的建议(对此参见单独的出版物“Recommendationfor Random Number Generation Using Deterministic Random Bit Generators，，，SP800-90,2007年3月)应该拥有自测试。对于任意的确定性的随机发生器，自测试的实施可能引起高花费。如果为了实现而应用η中取m码，那么可以简单地通过码检查器实现所建议的自测试。η中取m码(m-out-of-n Code)在此是具有η位的码字长度的错误检测码,其中每个码字恰好包括I的m个实例。为了产生η中取m码，可以应用例如具有η中取m编码的掩码发生器。这种掩码发生器的一种可能的结构例如在图1中被示出并且在相应的位置处在这一点上被阐明。掩码发生器如其他的密码设备和密码算法一样遭受攻击，利用这些攻击可以操纵或读出受保护的数据。在目前通常的加密方法、诸如高级加密标准AES中使用密钥，这些密钥基于具有128位以及更多位的密钥长度本身在使用快速计算技术的情况下通过“试验”(所谓的暴力攻击)不能被确定。因此，攻击者也研究实施的副作用，例如在进行加密操作时电流消耗的时间过程、持续时间或电路的电磁辐射。因为攻击不直接针对功能，所以将这样的攻击称为侧信道攻击。这些侧信道攻击(side channel attacks SCA)利用设备中的密码系统的物理实施。在此，具有密码功能的控制设备在执行密码算法时被观察，以便找到被观察的数据和秘密密钥的假设之间的相互关系。已知很多的侧信道攻击，如例如在Mangard、Oswald和Popp以“Power AnalysisAttacks (功率分析攻击)”，Springer 2007发表的公开物中所描述的。特别是利用差分功率分析DPAjf AES的秘密密钥的成功的攻击实际上是可行的。在DPA中，在密码计算期间微处理器的电流消耗被记录并且电流吸收的迹线通过统计方法与假设进行比较。在已知的使DPA变得困难的方法中，介入到算法本身中。在此，在掩蔽的情况下操作以随机改变的操作数来执行并且结果之后又计算出随机值，这意味着，随机性(Zufall)不对结果产生影响。另一种可能性是所谓的隐匿，在隐匿的情况下尝试通过相应的低-高过渡来补偿高-低过渡。现代的密码方法、诸如高级加密标准AES如上面已经解释的那样通过密钥的长度和方法的复杂性本身在计算技术的当前状态下被良好地保护以免受所谓的暴力攻击、即所有可能性的试验。潜在攻击者的攻击因此渐增地对准实施。攻击者尝试利用所谓的侧信道攻击通过在处理算法时的电流消耗、通过电磁辐射或处理的与操作数相关的持续时间获得信息，这些信息允许推断出秘密密钥。用于改进相对这种侧信道攻击的稳健性的可能性在于，在掩码发生器中应用相同地被构建的状态自动机或状态机的装置，状态机在输入侧输入信号被输送给状态自动机或状态机并且这些状态自动机或状态机根据其状态产生输出信号，其中每个状态机始终具有与该装置的另外的状态机不同的状态。在此出发点是，通过分别相同的数量的I和0(并且因此相同的汉明权重)并且通过在分别具有相同的汉明距离的相同的输入信号的情况下这些状态的过渡，电流消耗不依赖于所利用的状态机的相应的状态。 已知的是，通过所谓的错误攻击可以把电路置于本来不是为正常的运行而设置的状态中。这种非正常的运行提供更简单地确定秘密密钥的可能性。因此例如可以通过运行电压的有针对性的改变(尖峰攻击(Spike-Attacke ))，通过电磁场或通过辐射、例如阿尔法粒子或激光，导致单独的或所有的状态机的状态到状态(0，0，…，O)的改变。如果利用因此产生的位向量来掩蔽密钥，那么密钥的最初被设置的防止侧信道攻击的保护完全或至少部分地丢失。因此，秘密密钥可更容易地被确定。通过专门的码检查器，特别是在η中取m码的情况下可以很容易地验证，是否一个或多个位(特别是在一个方向上)被伪造。这样的码检查器例如在A.P.Stroele和S.Tarnick的出版物ProgrammableEmbedded Self-Testing Checkers for Al Ι-Unidirectional Error Detecting Codes,Proceedings of the 17th IEEE VLSI Test Symposium, Dana Point, CA, 1999,第 361 到369页中被描述。在这一点上，码检查器被描述，其中码检查器监控系统的输出，以便尽可能快地检测到出现的错误。该检查器由多个全加器和触发器来构建并且具有稳定的结构。在S.Tarnick 的另一出版物 Design of Embedded Constant Weight Code-Checkers Basedon Averaging Operations, Proceedings of the 16th IEEE On-Line Testing Symposium,Corfu Island, Greece, 2010,第255-260页中，描述用于相同目的的简化的电路。文献WO 2006/003023 A2描述用于识别在系统无序码的字中的单向错误的方法和装置。这种装置也包括多个全加器和触发器。包括转换电路和Berger类型码检查器的装置可以利用少量的码字来测试。在上述的文献中所描述的码检查器被构建，使得其进行自测试。为此利用第一检查器缩小码空间，使得仅还存在码位的一半并且也仅有其中的一半具有值I (n/2中取m/2)。这个过程例如一直被执行，直至存在2中取I码(双轨码)。但是，仅当m = n/2时这才可行。这种双轨码最终在进行自测试的双轨码检查器中被检验，如例如在如下文章中所描述的:S Kundu, S.M.Reddy, Embedded Totally Self-Checking Checkers A PracticalDesign, Design and Test of Computers, 1990,第 7 卷，第 4 期，第 5 到 12 页。
技术实现思路
在这个背景下介绍具有权利要求1的特征的用于检验η中取m码的方法以及根据权利要求10的用于执行这种方法的电路装置。实施方案由从属权利要求和说明书得出。利用所介绍的方法可以执行上面提到的掩码发生器或签名的自测试。密码结构中的自测试是有利的，因为否则具有不同的输入和输出信号的测试也许向攻击者披露比密码操作本身更多的信息。此外，所描述的方法和所说明的装置能够实现，识别错误攻击以及在这种情况下阻止掩码或签名的输出。错误攻击可能伪造单独的位或者也可能伪造多个位。特别重要的是，可靠地识别所有单向的多重错误，因为否则掩码变得本文档来自技高网...

【技术保护点】
用于利用至少一个码检查器（400）来检验n中取m码的方法，至少一个码缩减器（206、304、306、308）被分配给所述码检查器，其中在所述至少一个码缩减器（206、304、306、308）中一直进行码字宽度的分别一半的缩减，直到存在x（x＝n/2、n/4、n/8…）中取1码或另外的不能进一步以这种方式缩减的码，其中所述至少一个码缩减器（206、304、306、308）中的每个附加地与计数器的不同的位连接，其中所述x中取1码或不能进一步缩减的码被检验并且所述至少一个码缩减器（206、304、306、308）中的每个的信号对附加地被检验。

【技术特征摘要】
【国外来华专利技术】2011.07.05 DE 102011078642.21.用于利用至少一个码检查器(400)来检验η中取m码的方法，至少一个码缩减器(206、304、306、308)被分配给所述码检查器，其中在所述至少一个码缩减器(206、304、306、308)中一直进行码字宽度的分别一半的缩减，直到存在x(x = n/2、n/4、n/8…)中取I码或另外的不能进一步以这种方式缩减的码，其中所述至少一个码缩减器(206、304、306、308)中的每个附加地与计数器的不同的位连接，其中所述X中取I码或不能进一步缩减的码被检验并且所述至少一个码缩减器(206、304、306、308)中的每个的信号对附加地被检验。2.根据权利要求1所述的方法，其中多个码缩减器(206、304、306、308)被分配。3.根据权利要求1或2所述的方法，其中多次针对不同的子码执行码检验。4.根据权利要求3所述的方法，其中对于每个子码检验存在不同的计数器状态。5.根据权利要求3或4所述的方法，其中所述子码依次利用相同的码检查器(400)来检验。6.根据权利要求3或4所述的方法，其中所述子码利用不同的码检查器(400)来检验。7.根据权利要求1到6之一所述的方法，其中所述至少一个码缩减器(206、304、306、308)中的至少一个包括多个全加器，其中在第一码缩减器(206、304、306、308)中应用n/2个全加器(202)，其中全加器(202)的总和位分别被引导到下一个全加器(202)的进位输入端上并且n/...

【专利技术属性】
技术研发人员：E贝尔，
申请(专利权)人：罗伯特·博世有限公司，
类型：
国别省市：