比率ADC电路装置制造方法及图纸

本发明专利技术涉及比率ADC电路装置。在各种实施例中提供了一种模拟至数字转换器装置，其可以包括：输入端子，其被配置成接收待转换的信号；基准端子，其被配置成接收基准信号；电压域特定基准端子，其被配置成接收电压域特定基准信号；模拟至数字转换器电路，其被耦合到所述输入端子、基准端子并且耦合到所述电压域特定基准端子，所述电压域特定基准端子被配置成将待转换的所述信号与所述电压域特定基准信号相比较，从而生成第一数字比较信号，并且配置成将所述基准信号与所述电压域特定基准信号相比较，从而生成第二数字比较信号；以及比率电路，其被配置成使用所述第一数字比较信号和所述第二数字比较信号来确定待转换的所述信号的数字转换信号。

【技术实现步骤摘要】
比率ADC电路装置
各种实施例一般地涉及一种比率ADC(模拟至数字)电路装置。
技术介绍
标准ADC通过将它们与基准电压信号进行比较来变换模拟电压输入信号。由ADC用作基准的电压定义转换范围的全刻度范围。典型地，数字输出信号Dout由待转换的输入电压Vin和基准电压Vref的比值来定义：Dout=2n*(Vin/Vref)，其中n对应于输出信号字的数字长度并且从而还规定转换过程的分辨率。等式将所期望的数字结果表示为一些应用的期望输出。如可以看到的，数字结果Dout是基于比率值即比值的，所述比值在这种情况下为待转换的输入电压Vin和基准电压Vref之间的比值，所述基准电压Vref典型地由应用提供并且可以具有例如3.3V或5V的值。在用于使模拟输入值数字化的标准ADC中，外部基准电压被施加到ADC。这个外部基准电压常常得自ADC被嵌入到其中的应用的基准电压。典型地，基准电压可以为例如3.3V或5V，并且它可以由外部电压调节器生成。因此，当设计ADC时可能需要使用具有3.3V或5V的额定工作电压的器件/元件(诸如晶体管和电容器)使得外部基准电压Vref能够在没有ADC核心被损坏或者产生虚假结果的情况下被馈送给ADC核心。换句话说，要求ADC的核心能够处理3.3V或5V。由于3.3V或5V信号的使用，用深亚微米技术实现的那些类型的ADC在ADC核心中要求能够处理5V信号的器件。这可能导致ADC的高面积消耗，因为针对较高电压所设计的器件将趋于为较大的。此外，ADC电路的速度主要受与数字核心逻辑器件相比是较低的高压器件的性能支配，所述数字核心逻辑器件可以典型地以例如1.5V或更小的核心电压域中的工作电压操作。
技术实现思路
在各种实施例中提供了模拟至数字转换器装置，其可以包括：输入端子，其被配置成接收待转换的信号；基准端子，其被配置成接收基准信号；电压域特定基准端子，其被配置成接收电压域特定基准信号；模拟至数字转换器电路，其被耦合到所述输入端子、所述基准端子，并且耦合到所述电压域特定基准端子，所述电压域特定基准端子被配置成将待转换的所述信号与所述电压域特定基准信号相比较，从而生成第一数字比较信号，并且配置成将所述基准信号与所述电压域特定基准信号相比较，从而生成第二数字比较信号；以及比率电路，其被配置成使用所述第一数字比较信号和所述第二数字比较信号来确定待转换的所述信号的数字转换信号。附图说明在图中，相同的附图标记在不同的视图各处通常指代相同的部分。图未必按比例绘制，重点替代地通常被放置在说明本专利技术的原理之上。在以下描述中，参考附图对本专利技术的各种实施例进行描述，在附图中：图1示出了ADC的普通实施方式；图2示出了普通ADC装置的原理图；图3示出了根据各种实施例的ADC装置300的原理图；图4示出了根据各种实施例的ADC装置的示例性示意布局；图5示出了根据各种实施例的ADC装置的另外的示例性示意布局；图6示出了根据各种实施例的ADC装置600的示例性硬件实施方式；以及图7示出了描绘根据各种实施例的ADC转换器中可能的过程流的流程图700。具体实施方式以下具体描述涉及附图，附图通过图示的方式示出了在其中可以实践本专利技术的特定细节和实施例。单词“示例性”在本文中被用来意指“用作示例、实例或图示”。在本文中被描述为“示例性”的任何实施例或设计未必被解释为优于其他实施例或设计优选的或有利的。关于形成在面或表面“之上”的沉积材料所使用的词“在…之上”可以在本文中被用来意指沉积材料可以被形成“直接地在...上”，例如与所暗示的面或表面直接接触。关于形成在面或表面“之上”的沉积材料所使用的词“在…之上”可以在本文中被用来意指沉积材料可以被形成“间接地在”所暗示的面或表面“上”，其中一个或多个附加的层被布置在所暗示的面或表面与沉积材料之间。根据各种实施例的比率ADC装置可以通过将被提供给该ADC装置的基准电压降低到该ADC装置的核心电压或供应电压的范围以更紧凑的方式来实现。在下文中将还被称为电压域特定基准电压(因为属于ADC装置的核心的电压域)的ADC装置的数字核心的核心电压或供应电压可以典型地为1.5V或更小。根据各种实施例的ADC装置可以通过仅使用核心器件/元件用硬件加以实现，所述核心器件/元件即被设计成以ADC电路的核心域中的电压例如以1.5V或更小电压操作的诸如晶体管和/或电容器之类的器件/元件。如果仅核心器件/元件被用来实现ADC电路，则被提供给ADC核心并且可以在5V或更大的范围内的常见外部基准电压不能够被简单地用于ADC电路，因为它超过了已针对其设计了该ADC的电压范围。换句话说，需要降低由ADC所使用的通常对应于在ADC的核心外面使用的基准电压并且可以例如对应于5V或更大的(外部)基准电压，并且因此可能不得不使用用于将基准电压提供给ADC的不同构思。最后的数字比率结果可以通过复用输入信号(即待转换的信号)和(外部)基准信号以及因此计算对应于输入信号与(外部)基准信号的比值的数字输出来获得。图1示出了形式为电容逐次逼近ADC100的普通ADC100的实施方式。ADC100包括可以被单独地切换的二进制加权电容器、基准电容器C0、第一电容器C1、第二电容器C2等等的阵列(在图1中仅阵列的三个电容器被示出)。始于第一电容器C1，每个其次的电容器具有大2倍的电容，即第一电容器C1具有电容C，第二电容器C2具有2C的电容，第三电容(图1中未示出)具有4C的电容，第四电容(图1中未示出)具有8C的电容等等。存在于电容器阵列中的电容器的总数目由ADC100的所期望的分辨率决定。例如，16位电容式ADC的电容器阵列将包括16个电容器(和额外的基准电容器C0)，其中第十六个电容器C16将具有32768C的电容。电容器C0、C1、C2阵列中的电容器中的每一个的一侧被耦合到ADC100的求和节点112。ADC100的求和节点112被耦合到比较器102的输入端。比较器102的输出端被耦合到SAR104(逐次逼近寄存器)。SAR104被耦合到三路开关的阵列，其中所述开关中的每一个都被分配给电容器阵列中的电容器C0、C1、C2中的一个。ADC100具有输入电压Vin可以被施加到其的第一输入端106。输入电压Vin可以对应于待转换的信号。ADC100进一步具有正基准电压Vref_p可以被施加到其的第二输入端108。例如，正基准电压Vref_p可以为5V。ADC100进一步具有负基准电压Vref_n可以被施加到其的第三输入端110。例如，负基准电压Vref_n可以为0V，并且它可以定义ADC100的零电压。在图1中所示出的示例性ADC100中，提供给ADC100并且由ADC100所使用的(外部)基准电压Vref对应于Vref=Vref_p-Vref_n。在给定示例中，表示待转换的输入信号的输入电压Vin可以位于从0V至5V的范围内并且基准信号也可以为5V。因此，由比较器102和SAR104所表示的ADC100的核心可能需要被设计成处理可以导致ADC100的增加尺寸的多达5V的电压，因为被设计用于较高电压(即在这个示例性情况下被设计成以多达5V的电压操作)的诸如晶体管和电容器之类的器件/元件通常具有比例如被设计成以1.5V或更小的低电压操作的低本文档来自技高网...

【技术保护点】
一种模拟至数字转换器装置，包括：输入端子，其被配置成接收待转换的信号；基准端子，其被配置成接收基准信号；电压域特定基准端子，其被配置成接收电压域特定基准信号；模拟至数字转换器电路，其被耦合到所述输入端子、所述基准端子并且耦合到所述电压域特定基准端子，所述电压域特定基准端子被配置成将待转换的所述信号与所述电压域特定基准信号相比较，从而生成第一数字比较信号，并且配置成将所述基准信号与所述电压域特定基准信号相比较，从而生成第二数字比较信号；以及比率电路，其被配置成使用所述第一数字比较信号和所述第二数字比较信号来确定待转换的所述信号的数字转换信号。

【技术特征摘要】
2012.08.27 US 13/594,9181.一种模拟至数字转换器装置，包括：输入端子，其被配置成接收待转换的信号；基准端子，其被配置成接收基准信号；电压域特定基准端子，其被配置成接收电压域特定基准信号；模拟至数字转换器电路，其被耦合到所述输入端子、所述基准端子并且耦合到所述电压域特定基准端子，所述模拟至数字转换器电路被配置成将待转换的所述信号与所述电压域特定基准信号相比较，从而生成第一数字比较信号，并且配置成将所述基准信号与所述电压域特定基准信号相比较，从而生成第二数字比较信号；以及比率电路，其被配置成使用所述第一数字比较信号和所述第二数字比较信号来确定待转换的所述信号的数字转换信号。2.根据权利要求1所述的模拟至数字转换器装置，其中所述基准端子被配置成接收所述基准信号，其中所述基准信号源自于不同于所述电压域特定基准信号的不同电压域。3.根据权利要求1所述的模拟至数字转换器装置，其中，所述基准端子被配置成接收具有比所述电压域特定基准信号更大的幅度的所述基准信号。4.根据权利要求1所述的模拟至数字转换器装置，其中，所述基准端子被配置成接收具有3.3V或更大的幅度的基准信号。5.根据权利要求1所述的模拟至数字转换器装置，其中，所述电压域特定基准端子被配置成接收具有1.5V或更小的幅度的电压域特定基准信号。6.根据权利要求1所述的模拟至数字转换器装置，其中，所述电压域特定基准端子被配置成接收其电压域对应于所述模拟至数字转换器电路的核心电压域的电压域特定基准信号。7.根据权利要求1所述的模拟至数字转换器装置，进一步包括：第一采样和保持电路，其被耦合到所述输入端子并且配置成对待转换的所述信号进行采样和保持。8.根据权利要求7所述的模拟至数字转换器装置，进一步包括：第二采样和保持电路，其被耦合到所述基准端子并且配置成对所述基准信号进行采样和保持；其中，所述第一采样和保持电路以及所述第二采样和保持电路被配置成同时分别对待转换的所述信号和所述基准信号进行采样。9.根据权利要求7所述的模拟至数字转换器装置，进一步包括：第一除法电路，其被配置成除待转换的所述信号。10.根据权利要求9所述的模拟至数字转换器装置，其中，所述第一除法电路被耦合在所述输入端子与所述第一采样和保持电路之间。11.根据权利要求9所述的模拟至数字转换器装置，其中，所述第一除法电路被实现在所述模拟至数字转换器电路中。12.根据权利要求9所述的模拟至数字转换器装置，其中，所述第一除法电路包括电阻式除法器或电容式除法器。13.根据权利要求9所述的模拟至数字转换器装置，其中，所述第一除法电路被配置成除待转换的所述信号，使得被除待转换的信号具有等于或者小于所述电压域特定基...

【专利技术属性】
技术研发人员：P博格纳，H罗斯雷特纳，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：