非易失性存储装置和数据处理方法制造方法及图纸

本发明专利技术提供了一种具有近/远存储单元分组的非易失性存储装置和数据处理方法。一种非易失性存储装置包括：存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距的第二存储单元离；以及控制逻辑，被构造为在数据处理操作期间向第一存储单元之中的第一目标存储单元提供第一字线电压，并且向第二存储单元之中的第二目标存储单元提供与第一字线电压不同的第二字线电压。

【技术实现步骤摘要】
相关申请的交叉引用要求于2012年8月21日提交的第10-2012-0091482号韩国专利申请的优先权，该申请的主题通过引用全部包含于此。
本专利技术构思涉及。
技术介绍
非易失性存储装置已经变成当代计算平台和消费电子装置中的重要组件。非易失性存储装置在没有被施加功率时保持所存储数据的能力是尤为可取的品质。非易失性存储装置包括只读存储器(ROM)、可编程ROM (PR0M)、电可编程ROM (EPR0M)、电可擦除可编程ROM (EEPROM)-包括所谓的“闪速存储器”、相变RAM (PRAM)、磁性RAM (MRAM)、阻性RAM(RRAM)、铁电 RAM (FRAM)等。闪速存储器由于其相对快速的数据访问、低功耗和高数据存储密度已经被广泛合并到许多应用中。闪速存储器当前存在两种主要类型:N0R型和NAND型。包括所有形式的非易失性存储器的当代半导体存储装置包括大量的个体存储单元。如常规理解的，非易失性存储装置的构成存储单元阵列被划分成多个存储块，每个存储块再被划分成多个页，其中，每个页包括多个存储单元。在数据访问操作(例如，读、编程和擦除)和一般的非易失性存储装置管理期间，存储单元阵列中的众多存储单元的这种逻辑划分是非常有用的。例如，闪速存储器可以以逐块为基础执行擦除操作，同时以逐页为基础执行读操作/编程操作。当代非易失性存储器中的存储单元阵列的存储单元通常根据“字线”和“位线”相交的矩阵来布置。在每个数据访问操作期间，以各种方式将特定控制电压(例如，编程电压、读电压、验证电压、擦除电压、预充电电压、禁止电压、选择电压等)施加到存储单元阵列的一个或多个字线和/或一个或多个位线。在非易失性存储装置执行各种操作期间，为了施加控制电压(一个或多个)的应用，必须顾及到多个时序方面的考虑。
技术实现思路
在一个实施例中，本专利技术构思提供了 一种非易失性存储装置，所述非易失性存储装置包括:存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；以及控制逻辑，被构造为在数据处理操作期间向第一存储单元之中的第一目标存储单元提供第一字线电压，并且向第二存储单元之中的第二目标存储单元提供与第一字线电压不同的第二字线电压。在另一个实施例中，本专利技术提供了一种非易失性存储装置，所述非易失性存储装置包括:存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；与第一存储单元组的存储单元连接的第一位线组和与第二存储单元组的存储单元连接的第二位线组；以及控制逻辑，被构造为在数据处理操作期间向第一位线组提供第一预充电电压并且向第二位线组提供第二预充电电压，第二预充电电压的电平与第一预充电电压的电平不同。在另一个实施例中，本专利技术构思提供了一种非易失性存储装置，所述非易失性存储装置包括:存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；与第一存储单元组的存储单元连接的第一位线组和与第二存储单元组的存储单元连接的第二位线组；数据输入/输出(I/o)单元，连接第一位线组和第二位线组；以及控制逻辑，被构造为在数据处理操作期间控制数据I/o单元以限定用于第一位线组的第一感测时间和用于第二位线组的第二感测时间，其中，第一感测时间和第二感测时间不同。在另一个实施例中，本专利技术构思提供了一种非易失性存储装置，所述非易失性存储装置包括:存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；至少一个共源线驱动器，与第一存储单元组和第二存储单元组中的存储单元连接并且被构造为提供共源线电压；以及控制逻辑，被构造为在数据处理操作期间控制至少一个共源线(CSL)驱动器，以限定提供到第一位线组的第一 CSL电压和提供到第二位线组的第二 CSL电压，其中，第一 CSL电压和第二 CSL电压不同。【附图说明】通过参考附图考虑下面的描述，可以容易地理解本专利技术构思的以上和其它目的和特征连同其制造和使用。图1是示出根据本专利技术构思的实施例的非易失性存储装置的框图。图2A、图2B和图2C是示出当图1的非易失性存储装置的相对近和远的存储单元被编程时的阈值电压的示图。图3是示出根据本专利技术构思的实施例的非易失性存储装置的框图。图4是示出根据本专利技术构思的实施例的非易失性存储装置可以执行的编程验证方法的时序图。图5是示出根据本专利技术构思的另一个实施例的非易失性存储装置可以执行的编程验证方法的时序图。图6是示出根据本专利技术构思的另一个实施例的非易失性存储装置的框图。图7是示出图6的非易失性存储装置可以执行的编程验证方法的时序图。图8是示出根据本专利技术构思的又一个实施例的非易失性存储装置的框图。图9是示出针对同一编程状态的近单元组和远单元组的各个阈值电压分布的示图。图10是示出在对图8的非易失性存储装置应用编程操作期间可以施加的一系列字线电压的示图。图11是总结根据本专利技术构思的实施例的非易失性存储装置的数据处理方法的流程图。图12是进一步示出根据本专利技术构思的实施例的图1的存储装置的存储单元阵列的示图。图13是根据本专利技术构思的实施例的图12的存储块的一部分的顶视图。图14是沿着图13中的IV-1V’线截取的透视图。图15是沿着图13中的IV-1V’线截取的剖视图。图16是示出图15中的单元晶体管之一的放大图。图17是根据本专利技术构思的实施例的在图13的顶视图中标注的部分EC的等效电路。图18是示出根据本专利技术构思的实施例的可以合并非易失性存储装置的存储卡系统的框图。图19是示出应用根据本专利技术构思的可以合并存储装置的固态驱动(SSD)系统的框图。图20是进一步示出图19的SSD控制器的框图。图21是示出根据本专利技术构思的实施例的可以合并存储系统的电子装置的框图。【具体实施方式】现在，将参照附图用一些额外细节描述专利技术构思的实施例。然而，本专利技术构思可以用各种不同形式来实施并且不应该被解释为仅仅局限于图示的实施例。相反地，提供这些实施例作为示例，使得本公开将是彻底和完全的，并且将把本专利技术构思的构思充分地传达给本领域的技术人员。因此，没有针对本专利技术构思的一些实施例描述已知的处理、元件和技术。除非另外指出，否则在附图和书面描述中始终是相同的参考标号和标记表示相似或类似的元件。在附图中，为了清晰起见，可以夸大层和区域的尺寸(一个或多个)和相对尺寸(一个或多个)。应该理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；以及控制逻辑，被构造为在数据处理操作期间向第一存储单元之中的第一目标存储单元提供第一字线电压，并且向第二存储单元之中的第二目标存储单元提供与第一字线电压不同的第二字线电压。

【技术特征摘要】
2012.08.21 KR 10-2012-00914821.一种非易失性存储装置，包括: 存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元；以及 控制逻辑，被构造为在数据处理操作期间向第一存储单元之中的第一目标存储单元提供第一字线电压，并且向第二存储单元之中的第二目标存储单元提供与第一字线电压不同的第二字线电压。2.根据权利要求1所述的非易失性存储装置，其中，数据处理操作是编程验证操作，并且第一字线电压和第二字线电压分别是编程验证电压，其中，第一字线电压大于第二字线电压。3.根据权利要求1所述的非易失性存储装置，其中，数据处理操作是读操作，并且第一字线电压和第二字线电压是读电压，其中第一字线电压大于第二字线电压。4.根据权利要求1所述的非易失性存储装置，其中，字线电压源是行地址解码器。5.根据权利要求1所述的非易失性存储装置，其中，存储单元阵列具有三维结构。6.根据权利要求1所述的非易失性存储装置，还包括: 与第一存储单元中的至少一个连接的第一位线和与第二存储单元中的至少一个连接的第二位线；以及 页缓冲单元，具有与第一位线连接的第一页缓冲单元和与第二位线连接的第二页缓冲单元，其中，第一页缓冲单元和第二页缓冲单元响应于指示第一目标存储单元和第二目标存储单元中的一个的来自控制逻辑的`控制信号，在数据处理操作期间独立地操作。7.一种非易失性存储装置，包括: 存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元； 与第一存储单元组的存储单元连接的第一位线组和与第二存储单元组的存储单元连接的第二位线组；以及 控制逻辑，被构造为在数据处理操作期间向第一位线组提供第一预充电电压并且向第二位线组提供第二预充电电压，第二预充电电压的电平与第一预充电电压的电平不同。8.根据权利要求7所述的非易失性存储装置，其中，字线电压源是行地址解码器。9.根据权利要求7所述的非易失性存储装置，其中，在数据处理操作期间，第一预充电电压高于第二预充电电压。10.根据权利要求9所述的非易失性存储装置，其中，数据处理操作是读操作和编程验证操作中的一个。11.根据权利要求10所述的非易失性存储装置，还包括: 第一电压发生器，提供第一预充电电压；以及 第二电压发生器，与第一电压发生器分开，提供第二预充电电压。12.—种非易失性存储装置，包括:存储单元阵列，指定第一存储单元组和第二存储单元组，第一存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离小于参考距离的第一存储单元，第二存储单元组包括与字线连接并且被设置成在字线方向上与字线电压源的距离大于参考距离的第二存储单元； 与第一存储单元组的存储...

【专利技术属性】
技术研发人员：朴一汉，金承范，郑高恩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：