用于高速背板系统的全双工传输方法技术方案

一种用于背板串行器/并行器（SerDes）系统的集成电路（IC），包括：第一发射器，其用于以某个数据速率将第一数据发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据，其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器。

【技术实现步骤摘要】
【国外来华专利技术】用于高速背板系统的全双工传输方法相关申请案的交叉参考本专利技术要求2012年6月18日由高取浩(HiroshiTakatori)递交的专利技术名称为“用于高速背板系统的全双工传输方法(DuplexTransmissionMethodforHighSpeedBackplaneSystem)”的第13/525,544号美国非临时专利申请案的在先申请优先权，该申请案要求2011年6月23日由高取浩递交的专利技术名称为“用于高速背板系统的全双工传输方法(DuplexTransmissionMethodforHighSpeedBackplaneSystem)”的第61/500,471号美国临时专利申请案的在先申请优先权，这两个在先申请的内容均以引入的方式并入本文本中，如全文再现一般。关于由联邦政府赞助的研究或开发的声明不适用。参考缩微胶片附录不适用。
技术介绍
当前，越来越多的消费产品应用于三网融合电信，例如，语音、视频和数据通信。为改善这种通信，正在开发各种高速网络和组件，例如，互联网基础设施中的交换机和路由器。高速背板系统是组件的一种类型，它用作网络物理层中的骨干。背板系统可以包括使用串行器/并行器(SerDes)芯片组的线路板，例如，使用SerDes专用集成电路(ASIC)的线路板。SerDes是一对功能块，常用于在高速通信中对有限的输入/输出进行补偿。SerDes块使数据在两个方向中在串行数据与并行接口之间进行转换。电气电子工程师协会(IEEE)标准10GBASE-KR802.3ap定义了数据速率为10千兆位每秒(Gbps)/通道的一个高速40英寸的多通道背板系统，用于支持高速通信。然而，对于在线路板之间的通道(或链路)长度为大约40英寸的且具有可靠的10Gbps/通道的数据速率的这种背板系统的研发仍具很大的挑战性，这是因为其对低噪声要求非常严格以及存在其他的技术困难。
技术实现思路
在一项实施例中，本专利技术包括一种用于背板SerDes系统的集成电路(IC)，其包括：第一发射器，其用于将第一数据以某个数据速率发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据，其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器。在另一项实施例中，本专利技术包括一种用于背板SerDes的系统，其包括：包括第一发射器和第一接收器的第一IC；以及包括第二发射器和第二接收器的第二IC，其中所述第一发射器耦接到第一链路和第二链路二者中的每条链路，并且所述第一发射器用于在所述第一链路与所述第二链路均支持的第一信道上以某个数据速率传输第一数据，其中第二接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二接收器用于在所述第一信道上接收所述第一数据，其中所述第二发射器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二发射器用于在所述第一链路与所述第二链路均支持的第二信道上以所述数据速率传输第二数据，其中第一接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第一接收器用于在所述第二信道上接收所述第二数据，并且其中所述第一数据与所述第二数据使用两位脉冲幅度调制(PAM-4)在所述第一链路与所述第二链路上进行传输。在又一项实施例中，本专利技术包括一种由网络组件中背板SerDes系统来实施的方法，其包括：使用PAM-4在全双工传输的第一信道中传输一个或多个第一符号，所述第一信道是指从第一线路板上的第一收发器经由耦接到所述第一收发器和第二收发器的连接器到第二线路板处的所述第二收发器；以及在所述全双工传输的第二信道中对使用PAM-4传输的一个或多个第二符号进行接收，所述第二信道是指从所述第二收发器经由同一连接器到所述第一收发器。从结合附图和所附权利要求书进行的以下详细描述将更清楚地理解这些和其它特征。附图说明为了更完整地理解本专利技术，现在参考以下结合附图和详细描述进行的简要描述，其中相同参考标号表示相同部分。图1为典型的背板SerDes系统的示意图。图2为全双工背板SerDes系统的一项实施例的示意图。图3为背板全双工传输方法的一项实施例的示意图。图4为网络单元的一项实施例的示意图。图5为通用计算机系统的一项实施例的示意图。具体实施方式开始应理解，尽管下文提供一个或一个以上实施例的说明性实施方案，但可使用任何数目的技术，不管是当前已知还是已存在的，来实施所揭示的系统和/或方法。本专利技术不应以任何方式受限于下文所说明的说明性实施方案、附图和技术，包含本文所说明并描述的示范性设计和实施方案，但是可在所附权利要求书的范围以及其均等物的完整范围内修改。背板系统可以包括形成计算机总线的一组连接器。该等连接器可以经由多个引脚彼此并联连接，其中每个连接器的每个引脚可以耦接到每个另一连接器中的对应引脚。背板系统可以用作骨干而将多个线路板或印刷电路板(PCB)连接在一起，从而，例如，为网络组件建立计算机系统或处理系统。其他的背板可以是绕丝背板(wirewrappedbackplane)，它们可以用于微型计算机和高可靠性应用中。背板系统还可以包括SerDes系统，所述SerDes系统包括发射器和接收器，这些组件可以经由PCB上的链路(例如，通道或迹线)耦接在一起。为满足高速技术要求，IEEE和光互联网络论坛(OIF)定义了如同IEEE10GBASE-KR802.3ap标准所述的高速多通道的40英寸的背板系统，所述标准以引入的方式并入本文本中。背板系统可以在大约10Gbps/链路或更大的数据速率下运作，这可能对背板SerDes系统的设计带来了更多挑战。在其他通信系统中，例如，在每条链路上带宽有限的无线电和电话通信系统中，已使用全双工传输方法来增大数据速率。全双工传输方法，有时也称作双重双工传输，可以通过大约同时在两个方向上进行传输而将系统组件之间的数据吞吐量增大一倍。两个组件之间的数据吞吐量可以大体上增大一倍，其方式是，增大这两个组件之间的每条链路上的信道数，例如，同时不增加每条链路的带宽或最大许可数据速率。具体地说，组件之间的链路上一对信道中的每条信道可以专用于在一个方向中进行传输。全双工传输方案定义于用于以太网千兆位通信的IEEE1000BASE-T802.3ab标准，该标准以引入的方式并入本文本中。本文本揭示了一种用于对背板SerDes系统的全双工传输进行实施的系统和方法。系统可以包括两个IC，这两个IC可以经由例如电线、总线、迹线、任何其他合适连接器之类的一条或多条通道或链路而耦接在一起。每条链路可以由位于该链路各端上的发射器接收器对所共享。每条链路可以支持第一IC上的第一发射器接收器对与第二IC上的对应第二发射器接收器对之间的一对双向信道。第一发射器接收器对，以及类似的对应第二发射器接收器对，可以使用链路上的最大的全许可带宽来在两个IC之间的两个方向中每个方向中进行通信。第一IC上第一对中的发射器可以在链路的最大许可带宽(或数据速率)下将数据发送到第二IC上第二对中的接本文档来自技高网...

【技术保护点】
一种用于背板串行器/并行器（SerDes）系统的集成电路（IC），其包括：第一发射器，其用于以某一数据速率将第一数据发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据；其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器。

【技术特征摘要】
【国外来华专利技术】2011.06.23 US 61/500,471;2012.06.18 US 13/525,5441.一种用于背板串行器/并行器(SerDes)系统的集成电路(IC)，其包括：第一发射器，其用于以某一数据速率将第一数据发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据；其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器；所述IC和所述第二IC之间使用全双工传输方案进行数据传输，所述第一数据与所述第二数据使用两位脉冲幅度调制(PAM-4)进行调制，保持所述第一链路和所述第二链路的数据吞吐量不变，从而减少所述第一链路和所述第二链路的数据速率。2.根据权利要求1所述的IC，其进一步包括：第三发射器，其用于以所述数据速率将第三数据发送到所述第二IC中的第四接收器以及接收所述第三数据；第三接收器，其用于从所述第二IC中的第四发射器以所述数据速率接收第四数据；耦接到所述第三发射器和所述第三接收器的第三链路，其用于耦接到所述第四发射器和所述第四接收器；以及耦接到所述第三发射器和所述第三接收器的第四链路，其用于耦接到所述第四发射器和所述第四接收器，其中所述第三链路与所述第四链路各用于以所述数据速率将所述第三数据从所述第三发射器传送到所述第四接收器以及将所述第四数据从所述第四发射器传送到所述第三接收器。3.根据权利要求2所述的IC，其中所述第一链路、所述第二链路、所述第三链路和所述第四链路在所述IC与所述第二IC之间各具有40英寸的长度。4.根据权利要求2所述的IC，其中所述第三数据和所述第四数据使用2位脉冲幅度调制(PAM-4)进行调制。5.根据权利要求1所述的IC，其中所述背板SerDes系统为在电气电子工程师协会(IEEE)10GBASE-KR802.3ap标准中定义的40英寸的多通道背板系统。6.根据权利要求1所述的IC，其中所述背板SerDes系统具有为四分贝(dB)的误码率(BER)余量要求。7.根据权利要求1所述的IC，其中所述第一链路与所述第二链路中的所述数据速率等于6千兆位每秒(Gbps)、10Gbps、12.5Gbps、20Gbps或25Gbps。8.根据权利要求1所述的IC，其中所述IC和所述第二IC为SerDes专用集成电路(ASIC)。9.一种用于背板串行器/并行器(SerDes)的系统，其包括：包括第一发射器和第一接收器的第一集成电路(IC)；以及包括第二发射器和第二接收...

【专利技术属性】
技术研发人员：藤原浩·鹰取，
申请(专利权)人：华为技术有限公司，
类型：
国别省市：