半导体装置制造方法及图纸

半导体装置(10)具备：扩展型半导体芯片(20)，其包括第1半导体芯片(11)及被设置为从其侧面向外扩展的扩展部(21)；和第2半导体芯片(12)，其经由多个凸起(14)而与扩展型半导体芯片连接，并且与第1半导体芯片(11)电连接。第1半导体芯片(11)比第2半导体芯片(12)小。在扩展部(21)设置有至少1个外部端子。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本公开涉及具有片上片(ChipOnChip，COC)构造的半导体装置。
技术介绍
伴随于近年的半导体制造技术的微细化，构成LSI(LargeScaleIntegration)的晶体管数也在不断增加。尤其是，在系统LSI中，随着构成要素变得复杂、大规模，所需要的存储器容量也在增加。因此，从成本方面来说实现搭载了大规模存储器的系统LSI的高效率的安装方法变得尤为重要起来。另一方面，作为LSI与封装件的连接方式，通常采用的是引线接合方式及倒装片方式。在采用了这些安装形态的情况下，由于在系统LSI芯片内需要在芯片搭载基板或安装基板上搭载存储器，故搭载容量的制约、基板搭载面积及搭载成本等容易增大。作为应对以上的技术之一，具有片上片(COC)构造。图12表示普通的片上片构造的剖视图。如图12所示，芯片101及芯片102经由凸起104而电连接。凸起104设于分别设置在芯片101及芯片102的多个焊盘(图示省略)上。在芯片101与芯片102之间填充有底层填料树脂(underfillingresin)105。芯片101具有引线接合用焊盘(图示省略)，并借助设置于该引线接合用焊盘上的引线106而与基板103连接。芯片101、芯片102及引线106被填充树脂(moldresin)107(仅外形用虚线来表示)覆盖。这样，在采用COC构造时，可将多个芯片层叠搭载于基板107上，与通常的引线接合及倒装片方式相比，可有效地且小面积地接合芯片彼此之间。在此，如图13所示，在COC方式中的下侧的芯片101的面积小的情况下，变得无法确保引线接合区域。再有，在凸起104集中配置于芯片中央部的情况下，在对上下的芯片101及102进行接合之际上侧的芯片102的水平水准变得不稳定，无法保持稳定的水平水准。还有，在LSI(芯片)内部，通过配置于LSI表面的焊盘，而被施加外部应力。因此，在LSI中，与焊盘的配置对应地混合存在着施加应力的部分和未施加应力的部分。另外，关于芯片面内的应力分布，由于芯片及插入物(相当于图12、图13的基板103)存在依赖于温度的伸缩量的差，故存在由芯片外周部施加较强应力的倾向。在此，作为对LSI施加应力的影响，可列举晶体管的特性变化。因此，由于位于焊盘正下的晶体管的特性发生变化，LSI中的各晶体管的动作速度变得不均衡，故LSI的动作定时受到影响，发生LSI功能动作不良、成品率下降等。专利文献1中公开了一种半导体装置，其具备：半导体存储器芯片，具有外部连接用端子、以及第1存储器端子及第2存储器端子，且外部连接用端子与第1存储器端子经由第1存储器布线层而电连接；以及半导体逻辑电路芯片，比半导体存储器芯片更小型，其主面上具有第1逻辑电路端子及第2逻辑电路端子，半导体逻辑电路芯片层叠于半导体存储器芯片上，并使半导体存储器芯片的至少第1存储器端子与第1逻辑电路端子电接触，由此构成半导体装置。再有，专利文献2中公开了具备半导体芯片及设置在插入物的四角或对角线上的虚拟端子的手法。在先技术文献专利文献专利文献1：JP特开2010-141080号公报专利文献2：JP特开2008-60587号公报
技术实现思路
-专利技术所要解决的技术问题-然而，专利文献1所公开的方法的前提是搭载于上侧的芯片与搭载于下侧的芯片相比是小型的，在下侧的芯片为小型的情况下，无法实施基于COC构造的接合。另外，由于芯片的种类(存储器芯片及逻辑电路芯片等)是不同的，故必需的连接等也存在差异，未必能任意地决定在上侧或下侧采用任一芯片。再有，下侧芯片需要引线接合端子、与基板的连接端子及布线，需要使下侧芯片与上侧芯片吻合而进行制作(设计)(需要同时设计上侧、下侧的芯片，或在上侧芯片之后设计下侧芯片)。在新制作下侧芯片时，若设为比上侧芯片更小型，则无法实施基于COC构造的接合。另外，专利文献2所公开的方法涉及倒装片，是缓和芯片角部及对角线上的应力的手法，无法适用于COC构造的芯片外周部整体的应力相关的对策。鉴于以上问题，本公开的目的在于：在具有COC构造的半导体装置中，无论上侧、下侧芯片的大小关系如何，都能确保COC安装时的水平水准，并且确保引线接合区域。-用于解决技术问题的方案-为了达成上述目的，本申请专利技术人们进行各种研讨，得出如下构思。也就是说，想到了：在具有COC构造的芯片的安装中，通过扩展下侧芯片的大小来确保芯片COC水平水准及引线接合区域，且通过在扩展部或芯片上的特定区域配置凸起来抑制应力引起的装置的动作故障。具体是，本公开的半导体装置具备：扩展型半导体芯片，其包括第1半导体芯片及被设置为从第1半导体芯片的侧面向外方扩展的扩展部；和第2半导体芯片，其经由多个凸起而与扩展型半导体芯片连接，并且与第1半导体芯片电连接，第1半导体芯片比第2半导体芯片小，在扩展部设置有至少1个外部端子。根据这种半导体装置，即便在第1半导体芯片比第2半导体芯片小的(俯视时的面积小的)情况下，通过在第1半导体芯片的周围设置扩展部而作成扩展型半导体芯片，从而可作为COC接合的下侧芯片来使用。也就是说，在第1半导体芯片上COC接合第2半导体芯片之际，可利用扩展部，因此可保证水平水准。由此也能发挥提高半导体装置的制造成品率、降低制造成本的效果。再有，即便在借助配置于扩展部且将半导体装置连接于安装基板等之际采用的外部端子(引线接合用焊盘等)，将比第2半导体芯片小的第1半导体芯片作为COC接合的下侧芯片来使用的情况下，也能确保接合区域。再有，多个凸起也可以包括：设置在第1半导体芯片与第2半导体芯片之间的第1凸起；和配置在扩展部与第2半导体芯片之间的第2凸起。如此，可避免成为凸起集中于半导体芯片的一部分区域、例如中央附近的构造，能更可靠地确保对第2半导体芯片进行COC接合时的水平水准。还有，也可以在第2半导体芯片中的与扩展部对置的部分上设置第1焊盘，配置在扩展部与第2半导体芯片之间的凸起被连接于第2半导体芯片中的第1焊盘。进而，也可以在扩展部上设置第2焊盘，配置在扩展部与第2半导体芯片之间的第2凸起被连接于扩展部的第2焊盘。对于配置在扩展部与第2半导体芯片之间的凸起而言，是以上的哪一个都可以。进而，也可以在扩展部侧及第2半导体芯片侧双方都设置焊盘。另外，位于扩展部上的凸起并未对第1半导体芯片施加应力，因此，可避免成为第1半导体芯片中的误动作的原因。这有贡献于制造成品率的提高、甚至抑制制造成本。另外，第l凸起与第2凸起也可以具有不同的高度。这种凸起的高度的差异用于确保第2半导体芯片的水平水准。此外，也可以第1凸起和设置在第1半导体芯片的第3焊盘连接，第1焊盘、第2焊盘及第3焊盘具有凹部，第1凸起与第2凸起具有不同的高度，连接第1凸起的第3焊盘、和连接第2凸起的第1焊盘或第2焊盘，其凹部的大小是不同的。在具有凹部的焊盘形成有凸起的情况下，若凹部的大小是不同的，则设置于其上的凸起的大小(高度等)不同。由此，针对第1半导体芯片上和扩展部上可改变凸起的高度，该做法用于确保第2半导体芯片的水平水准。再有，也可以基于接合时温度及接合后温度之差引起的第1半导体芯片、第2半导体芯片、扩展部及安装基板各自翘曲量来决定凸起的高度及扩展部的厚度。还有，也可以基于第1半导体芯片、第2半导体芯片、扩展部及安装基板本文档来自技高网...

【技术保护点】
一种半导体装置，其具备：扩展型半导体芯片，其包括第1半导体芯片及被设置为从上述第1半导体芯片的侧面向外方扩展的扩展部；和第2半导体芯片，其经由多个凸起而与上述扩展型半导体芯片连接，并且与上述第1半导体芯片电连接，上述第1半导体芯片比上述第2半导体芯片小，在上述扩展部设置有至少1个外部端子。

【技术特征摘要】
【国外来华专利技术】2011.11.10 JP 2011-2466001.一种半导体装置，其具备：扩展型半导体芯片，其包括第1半导体芯片及被设置为从上述第1半导体芯片的侧面向外方扩展的扩展部；和第2半导体芯片，其经由多个凸起而与上述扩展型半导体芯片连接，并且与上述第1半导体芯片电连接，上述第1半导体芯片比上述第2半导体芯片小，在上述扩展部设置有至少1个外部端子，在上述第2半导体芯片中的与上述扩展部对置的部分设置第1焊盘，在上述扩展部上设置第2焊盘，上述多个凸起包括：设置于上述第1半导体芯片与上述第2半导体芯片之间的第1凸起；及配置于上述扩展部与上述第2半导体芯片之间的第2凸起，上述第1凸起和上述第2凸起具有不同的高度。2.根据权利要求1所述的半导体装置，其特征在于，上述第1凸起和设置于上述第1半导体芯片的第3焊盘连接，上述第1焊盘、上述第2焊盘及上述第3焊盘具有凹部，连接上述第1凸起的上述第3焊盘、和连接上述第2凸起的上述第1焊盘或第2焊盘，其凹部的大小是不同的。3.根据权利要求1所述的半导体装置，其特征在于，上述扩展部的厚度比上述第1半导体芯片的厚度大。4.根据权利要求3所述的半导体装置，其特征在于，上述扩展部的厚度是将上述第1半导体芯片与上述第2半导体芯片之间的间隔和上述第1半导体芯片的厚度合计在一起的厚度。5.根据权利要求1所述的半导体装置，其特征在于，配置在上述扩展部与上述第2半导体芯片之间的上述第2凸起被连接于上述第2半导体芯片的上述第1焊盘。6.根据权利要求1所述的半导体装置，其特征在于，配置在上述扩展部与上述第2半导体芯片之间的上述第2凸起被连接于上述扩展部的上述第2焊盘。7.根据权利要求1所述的半导体装置，其特征在于，避开上述第1半导体芯片及上述第2半导体芯片的至少一方中的晶体管配置区域，来配置上述多个凸起。8.根据权利要求7所述的半导体装置，其特征在于，上述多个凸起被配置在上述第1半导体芯片及上述第2半导体芯片的至少一方中的配置了未发生因定时偏差引起的误动作的单元的区域内，上述未发...

【专利技术属性】
技术研发人员：横山贤司，川端毅，萩原清己，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：