一种高速恒流自动清零的CMOS比较器制造技术

一种高速恒流自动清零的CMOS比较器，一个电压比较电路的恒定电流放大级包括两对CMOS晶体管。第一对CMOS晶体管有一个共同的栅极和一个共同的漏极，第二对CMOS晶体管作为第一对CMOS晶体管的负载。第二对CMOS晶体管有一个共同的栅极和一个共同的漏极，且两者都连接到第一对CMOS晶体管的漏极。晶体管这样分配，以便在零电压下通过第一对晶体管的电流至少是通过第二对晶体管的电流的两倍。

【技术实现步骤摘要】
—种高速恒流自动清零的CMOS比较器
:本专利技术涉及到比较电路，更特别地，本专利技术涉及恒定电源电流的一个比较电路，从而降低非零电源阻抗的灵敏度。
技术介绍
:传统的开关电容比较电路，例如，在凌力尔特公司制造的LTC1040，LTC1090和LTC1290中，使用一个单一的CMOS反相器作为基本增益成分。著名的“图腾柱”的逆变电源电流的特点使得比较器在CMOS逆变器接近零点时产生高电流，在CMOS逆变器远离零点时产生低电流。逆变器较低的电源抑制比(PSRR)，使比较器对它自身或在同一芯片上相邻的比较器产生的电源电流变化所导致的电源变化非常敏感。这种对自身产生的电源扰动的灵敏需要昂贵的大代价，和高质量的去耦电容，并可能使得在芯片的使用中去耦和布线更加困难。迄今为止，解决问题的方案侧重于降低比较器对电源变化的灵敏度，例如，通过使用差分放大器来实现。然而，这些方法虽然影响到电路的简单性，但便于单电源供电，自动清零，改善与现有的系统架构的兼容。
技术实现思路
:本专利技术的目的是提供一种高速恒流自动清零的CMOS比较器。本专利技术的另一个目的是提供一种具有更高的带宽的电压比较电路。本专利技术的一个特点是在放大器部分产生大幅恒定电源电流比较电路。本专利技术的技术解决方案:简言之，根据本专利技术，在一个电压比较电路中所使用的增益成分包括第一对CMOS晶体管，有一个共同的栅极输入端和一个共同的漏极输出端。第二对CMOS晶体管被连接到共同漏极输出端作为负载。第二对CMOS晶体管有一个共同的栅极和一个共同的漏极，都连接至第一对CMOS晶体管的输出端，并且与第二对CMOS晶体管的共同漏极输出端连接在一起。第一对CMOS晶体管和第二对CMOS晶体管可连接在相同电源端之间，在相同偏压下通过第一对CMOS晶体管的电流至少是通过第二对CMOS晶体管的电流的两倍。更准确地说，通过第一对CMOS晶体管的电流是通过第二对CMOS晶体管的电流的2.5倍。本专利技术的增益成分比一个单一的CMOS晶体管对增益成分减少了。然而，这可以通过级联多个增益元件抵消，这些具有自动清零电路的元件在级联增益元件的输入端和输出端之间可以用来仅作为单一的CMOS晶体管对的增益成分。根据下面的附图和详细描述，本专利技术的目的和特点将得到更充分的体现。对比专利文献:CN201557090U—种 CMOS 比较器 200920134090.8，CN202068388U电流比较器201120123296.8【附图说明】:图1是一种传统的自动清零的CMOS比较器的电路示意图。图2是图1中一个比较器的一个放大器元件示意图。图3A和图3B提供电流给图2中的放大器元件、恒定电源电路以及本专利技术的放大器成分。图4是本专利技术的一个实例放大器元件的示意图。图5A和图5B是有电压输入和零电压输入下通过图4放大器元件的电流示意图。图6A和6B是传统的放大器和本专利技术的一个放大器不意图。图7是一个电压比较电路示意图，多个放大器元件级联，是本专利技术的另一个实例体现。【具体实施方式】:图1，是一个传统的自动调零的CMOS比较器示意图，如用于凌力尔特LTC1040双微功率比较器中，LTC1090和LTC1290是数据采集系统。例如，在LTC1040中，两个输入端IN+和IN-，通过一个耦合电容10交替作用于放大器12的级联的第一个放大器12的输入级。每个放大器12可通过从放大器的输出到放大器的输入的反馈环路定期清零。每个放大器连接到电源14，其等效电路如图所示。图1中电路的每个放大器12包括一个单一的CMOS晶体管对，如图2所示。如上所述，由于“图腾柱”逆变器的特点，通过图2的放大器提供的电流在接近其零点处产生高电流，而在远离其零点处产生低电流。图3A说明了这一点。在零点时，图2的CMOS晶体管的N晶体管和P晶体管都是接通的，而且提供的电流在最大值附近。对于较低的Vin值N沟道晶体管变得不导电，对于较高的Vin值P晶体管变得不导电。由输入信号产生的电流的大波动和逆变器的较低的电源抑制比(PSRR)耦合，使电源阻抗比较非常敏感。图4是在本专利技术中产生的大幅恒定电源电流持续为如图3B所示有不同的输入电压值的放大级。放大级包括第一对CMOS晶体管30，有一个共同的栅极32和一个共同的漏极34。第二对CMOS晶体管36连接到共同漏极34，作为第一对CMOS晶体管30的负载设备。晶体管对36有一个共同的栅极和一个共同的漏极，两者都连接到CMOS晶体管30的共同漏极34。两对CMOS晶体管这样分配，使晶体管对30中两个晶体管的宽长比W/L是晶体管对36中两个晶体管的宽长比的N倍大。因此，在零电压下，通过第一台晶体管对30电源电流是通过第一台晶体管对36电源电流的N倍。N的选择将决定各级输入电压Vin下电源电流的变化。图5A是在零电压下图4放大级的示意图，此时总电源电流Is为(N+1)I，其中I是通过第二对晶体管36的电流。图5B是图4晶体管对的示意图，显示当前晶体管对30的传导路径，即在任何输入极端电压值(Vin=OV或5V)下。在这种工作模式下，因为CMOS对36的N沟道晶体管的平方律特性，电源电流Is不是41，而是零电压下的两倍多。通过设设置Inull=Irail, (N+I)=4I,使得N=3。事实上，有电压输入时，Is大约为3.51，因为N沟道晶体管没有超过两倍。这个结果使N=2.5是一个最佳选择。图4的放大器如此配置的另一个好处是增加了带宽。在图6A和图6B中传统电路和本专利技术电路分别说明了这一点。参照图6A，RC时间常数T=R-XCl其中Rout = Av (I/Gm) = 20 (I/Gm)，T = 20 (CL/Gffl)，并且变频器增益20是一个典型例子。在新的电路中T = Rout X Cl,Rout = Av (I/Gm) = 2.5 (I/Gm)，T = 2.5 (CL/Gm)。因此，它指出，在8的影响下，T减小了，而3dB点的频率增加了。如图4所示，放大器级增益减少了。为了获得足够的增益(10~20)，多级通过如图7所示级联，每个A代表图4的电路。输入级通过输入电容耦合而输出级通过电容耦合。输出电容被第四个级联放大器42缓冲。含有电阻Ron的反馈路径定期短路级联放大器40，为了稳定循环，设置反馈时间常数T 2使它的增益至少是输出端T I的两倍。增益A=2.5，三级增益为A3而不等于15。T 2 ≥ 2AV T 2 ≥ 30 T 丨。因为T I = Rout ? Cs,[0_] T 2 = (Rout+Ron) Cin,在Cin大于30倍的Cs下，T 2≥30 T丨，这在大多数实际情况没有限制。目前已描述了一种新的电压比较电路，放大级用来在超过其输入电压范围时持续提供恒定电流，因此增大了电源阻抗。由于负载的存在，输出阻抗降低有一个明显的速度优势，带给电路的优势是带宽的增加和比较延迟的减少。本专利技术已有具体实例体现，说明书是对专利技术的解说而不限制本专利技术。因此，只要没有脱离本专利技术的实质并且符合权利要求中的定义，对上述例子上做各种修改仍然属于本专利技术的范畴。本文档来自技高网...

【技术保护点】
一种高速恒流自动清零的CMOS比较器，其特征是：一个电压比较电路包括增益部分，包括有一个共同的栅极输入端和一个共同的漏极输出端的第一对CMOS晶体管，包括第二对CMOS晶体管，并且它的一个共同的栅极和一个共同的漏极相互连接作为负载，连接到上述第一对CMOS晶体管的漏极输出端。其中，第一对CMOS晶体管和第二对CMOS晶体管在相同电源端间可连接，使得在零电压输入下，通过第一对CMOS晶体管的电流至少是通过第二对CMOS晶体管的电流的两倍，第一对CMOS晶体管的输出端和第二对CMOS晶体管的栅极和漏极连接在一起。

【技术特征摘要】
1.一种高速恒流自动清零的CMOS比较器，其特征是:一个电压比较电路包括增益部分，包括有一个共同的栅极输入端和一个共同的漏极输出端的第一对CMOS晶体管，包括第二对CMOS晶体管，并且它的一个共同的栅极和一个共同的漏极相互连接作为负载，连接到上述第一对CMOS晶体管的漏极输出端。其中，第一对CMOS晶体管和第二对CMOS晶体管在相同电源端间可连接，使得在零电压输入下，通过第一对CMOS晶体管的电流至少是通过第二对CMOS晶体管的电流的两倍，第一对CMOS晶体管的输出端和第二对CMOS晶体管的栅极和漏极连接在一起。2.根据权利要求1所述的一种高速恒流自动清零的CMOS比较器，其特征是:在零电压输入下，通过第一对CMOS晶体管的电流大约是通过第二对CMOS晶体管的电流的2.5倍。3.根据权利要求1所述的一种高速恒流自动清零的CMOS比较器，其特征是:电...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：苏州贝克微电子有限公司，
类型：发明
国别省市：