一种0.1～5GHz超宽带CMOS功率放大器制造技术

本发明专利技术公开了一种0.1～5GHz?CMOS超宽带功率放大器，包括输入匹配电路、超宽带驱动级放大电路，超宽带功率放大电路和输出隔直电路，第一级超宽带驱动级用于实现前级增益并保证整个电路的超宽带输入匹配；超宽带驱动功率级用于保证整个电路较大的功率输出和良好的宽带输出匹配特性。本发明专利技术采用双级堆叠结构结合补偿电容电路，芯片面积小，带宽宽。整个电路中，采用器件的参数大小可以综合整个电路增益、带宽和输出功率等各项指标后决定，从而实现在0.1～5GHz高增益及平坦度、高线性度和较大的驱动功率。

【技术实现步骤摘要】
一种0.1～5GHz超宽带CMOS功率放大器
本专利技术涉及互补型金属氧化物半导体(CMOS)射频功率放大器和集成电领域，特别是覆盖面向行业专网频段应用的一种超宽带CMOS射频功率放大器。
技术介绍
手机、无绳电话、射频标签(RFID)、无线局域网(WLAN)等无线通信市场的快速发展，不断推动射频前端收发器向高集成、低功耗、结构紧凑、价格低廉的方向发展。越来越多的单片射频收发通信系统采用价格低廉且相对成熟可靠的CMOS工艺设计实现，这就要求越来越多的通信系统子模块在保证高性能的同时务必采用CMOS工艺进行设计，从而实现高度集成、成本低廉、性能可靠的单片射频通信系统。功率放大器(简称功放，英文缩写PA)是无线发射器中必不可少的子模块，也是整个发射机中耗能最多的部件，输出功率一般比较大。现代通信技术为了提高频谱利用率，普遍采用同时调幅调相的技术，要求功放有很好的线性度；通信的移动特性要求功放的功率效率尽可能地高。CMOS射频功率放大器是目前CMOS射频集成电路设计中的瓶颈，主要设计难点在于：1.高功率实现的难点。同GaAs工艺相比，CMOS工艺的晶体管具有较低的击穿电压和较高的膝点电压，从而限制了晶体管漏极输出电压摆幅，进而限制了单一晶体管的功率容量。为了获得较高的功率输出，典型的解决方案会将多个CMOS晶体管平行排列（parallelconfiguration），以提高功率容限，但是却因此增加了栅源电容，总而降低了输入阻抗，增大输入电路的阻抗匹配的设计难度，同时，采用此结构的晶体管放大器的最佳输出负载阻抗非常小，需要通过额外的输出阻抗匹配网络进行输出电路的阻抗匹配设计，因此也增大了输出电路的阻抗匹配设计难度。尤其是当输出功率大于100mW时，将晶体管输出电路的低阻抗变换到50欧姆时，功率转换效率较低，输出功率也会因此降低，功放效率也会降低。2.超宽带指标实现的难点。随着通信系统对收发数据的高速率需求的增加，通信信道的带宽不断增加，这就要求通信系统的工作带宽不断增加，从而对通信系统的末级功率放大器设计的带宽指标提出了新的要求和挑战。在射频功率放大器的设计过程中，受晶体管增益带宽积的影响，设计者总是要在功放带宽和功率增益这两个指标间进行折中。增加功率放大器带宽的较常见的解决方案为行波管功率放大器（TravelingWavePA），但是需要消耗大量的芯片设计面积及功率效率较低。另有宽带解决方案采用Cascode结构、distributed结构（有源变压器分布式结构），和堆叠FET（堆叠式FET）结构等。堆叠式结构的晶体管纵向排列（seriesconfiguration），用以提高输出电压摆幅，最佳输出负载阻抗也得到了提升，使输出电路阻抗匹配更加容易实现，同时，输入电路阻抗维持恒定，从而避免了输入、输出匹配网络带来的功率损耗，提高了电路的效率。但是，传统的基于CMOS工艺的单级堆叠结构存在如下的问题：1）功率增益较低2）超宽带输入匹配难度较大3）高频增益衰退严重。目前，频率在0.1～1.2GHz范围内的宽带无线接入设备主要用于行业专网，但是行业专网的频点和带宽种类繁多，标准不统一。同时覆盖1.2GHz～5GHz用于商用及民用领域的通信系统种类更多。为了降低设计成本，提高电路通用性，超宽带功率放大器的需求越来越迫切。然而，目前覆盖行业专网频段所用的射频前端芯片多数被国外公司所垄断，超宽带功率放大器电路也亦如此。行业专网核心器件应用国外芯片还存在诸多问题。因此，我们需要具有自主知识产权的射频前端芯片，其中最重要的电路模块就是超宽带功率放大器。相对于其它无线收发组件，大功率、高线性、高效率是功率放大器的基本设计要求。目前很多商用功放使用GaAs器件，但是，GaAs器件比CMOSSi器件造价高，且混合工艺做成的系统体积比较大，而流行的片上系统要求功放能和其它射频前端组件、基带电路、DSP电路等用主流的CMOS工艺集成在同一芯片上，以减小体积、降低造价、增加系统可靠性。由于它的低成本、小面积、高集成度以及低功耗等优点，CMOS技术在超宽带功率放大器领域越来越受到人们的关注。在CMOS射频前端中，低噪声放大器、混频器、滤波器、放大器的研究和设计比较成熟，而宽带、高效率、高线性的深亚微米CMOS射频功率放大器仍然是CMOS片上系统最难实现的组件之一。常见的超宽带放大器的电路结构有很多，如共栅极放大器、负反馈放大器、以及分布式放大器等，要想同时满足各项参数的要求十分困难。通常其阻抗匹配的实现是以降低线性度，或增加功耗或芯片面积等为代价来获得的，并且带内增益的平坦度也不是很好。通常，很多射频功率放大器的输入信号和输出信号均为单端信号，因此其抗干扰能力差，不适合远距离传输。目前基于CMOS工艺的超宽带射频功率放大器设计难点如下：（1）超宽带下高功率输出难度较大；（2）超宽带下的传统方法的芯片面积较大；（3）超宽带下的输入、输出匹配电路的难点加大；（4）超宽带条件下的高功率增益难度较大。
技术实现思路
针对上述现有技术，本专利技术提供一种0.1～5GHz超宽带CMOS功率放大器，可以覆盖面向行业专网应用频段（0.1～1.2GHz）、GSM频段（0.9GHz，1.8GHz）、蓝牙等频段（2.45GHz）的宽带设计功率放大器电路结构，设计频段可达0.1～5GHz，使其具有高功率输出能力、高功率增益、良好的输入输出匹配特性、芯片面积小且成本低。为了解决上述技术问题，本专利技术一种0.1～5GHz超宽带CMOS功率放大器，采用两级堆叠结构和电容补偿电路，包括输入匹配电路、超宽带驱动级放大电路、超宽带功率放大电路和输出隔直电路，所述超宽带驱动级放大电路和超宽带功率放大电路均为有源二端口放大网络；所述输入匹配电路由输入端片外隔直电容、匹配电阻、反馈电阻和隔直耦合电容构成；所述输出隔直电路由隔直耦合电容构成。所述超宽带驱动级放大电路用于实现放大器的超宽带驱动功率增益，以保证放大器的超宽带S11参数匹配；所述超宽带驱动级放大电路包括四个NMOS管，一个电流偏置电路和输入片外隔直电容。四个NMOS晶体管按照源极连接漏极的方式顺次串接，四个NMOS晶体管的栅极偏置采用五个电阻构成的多级电阻分压式结构，每个NMOS晶体管的栅极连接到相应的电阻分压节点上，最下方的NMOS晶体管的栅极作为交流信号输入，最上方的NMOS晶体管的漏极作为交流信号输出。输入NMOS晶体管的输入电路采取串联匹配电阻和电容的方式进行匹配，同时采用一个反馈电阻将输入NMOS晶体管的串联匹配电阻和电容间的节点与输出晶体管的漏极相连接。输出晶体管的漏极接片外大电感，电感另一端接电源VDD。超宽带驱动放大器，除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的栅极偏置节点均分别连接一栅极补偿电容，三个补偿电容的另一端均接地；除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的漏极和源极间均分别连接一漏源补偿电容。所述超宽带功率放大电路采用与超宽带驱动放大电路基本相同，包括四个NMOS管，一个电流偏置电路和输入片外隔直电容。四个NMOS晶体管按照源极连接漏极的方式顺次串接，四个NMOS晶体管的栅极偏置采用五个电阻构成的多级电阻分压式结构，每个NMOS晶体管的栅极连接到相应本文档来自技高网...

【技术保护点】
一种0.1～5GHz超宽带CMOS功率放大器，其特征在于，包括输入匹配电路、超宽带驱动级放大电路、超宽带功率放大电路和输出隔直电路，所述超宽带驱动级放大电路和超宽带功率放大电路均为有源二端口放大网络；所述输入匹配电路由输入端片外隔直电容、匹配电阻、反馈电阻和隔直耦合电容构成；所述输出隔直电路由隔直耦合电容构成；所述超宽带驱动级放大电路用于实现放大器的超宽带驱动功率增益，以保证放大器的超宽带S11参数匹配；所述超宽带驱动级放大电路包括四个NMOS管，一个电流偏置电路和输入片外隔直电容；四个NMOS晶体管按照源极连接漏极的方式顺次串接，四个NMOS晶体管的栅极偏置采用五个电阻构成的多级电阻分压式结构，每个NMOS晶体管的栅极连接到相应的电阻分压节点上，最下方的NMOS晶体管的栅极作为交流信号输入，最上方的NMOS晶体管的漏极作为交流信号输出；输入NMOS晶体管的输入电路采取串联匹配电阻和电容的方式进行匹配，同时采用一个反馈电阻将输入NMOS晶体管的串联匹配电阻和电容间的节点与输出晶体管的漏极相连接；输出晶体管的漏极接片外大电感，电感另一端接电源VDD；超宽带驱动放大器，除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的栅极偏置节点均分别连接一栅极补偿电容，补偿电容另一端接地；除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的漏极和源极间均分别连接一漏源补偿电容；所述超宽带功率放大电路包括四个NMOS管，一个电流偏置电路和输入片外隔直电容；四个NMOS晶体管按照源极连接漏极的方式顺次串接，四个NMOS晶体管的栅极偏置采用五个电阻构成的多级电阻分压式结构，每个NMOS晶体管的栅极连接到相应的电阻分压节点上，最下方的NMOS晶体管的栅极作为交流信号输入，最上方的NMOS晶体管的漏极作为交流信号输出；输入NMOS晶体管的输入电路采取串联匹配电阻和电容的方式进行匹配，同时采用一个反馈电阻将输入NMOS晶体管的串联匹配电阻和电容间的节点与输出晶体管的漏极相连接；输出晶体管的漏极接片外大电感，电感另一端接电源VDD；超宽带驱动放大器，除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的栅极偏置节点均分别连接一栅极补偿电容，补偿电容另一端接地，；除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的漏极和源极间均分别连接一漏源补偿电容；所述超宽带功率放大电路中采用先接隔直耦合电容后接匹配电阻形成超宽带输入电路匹配结构；所述超宽带驱动级放大电路和所述超宽带功率放大电路的漏极电压分别通过两个片外电感L1和L2连接直流偏压VDD，电感至少为100nH。...

【技术特征摘要】
1.一种0.1～5GHz超宽带CMOS功率放大器，其特征在于，包括输入匹配电路、超宽带驱动级放大电路、超宽带功率放大电路和输出隔直电路，所述超宽带驱动级放大电路和超宽带功率放大电路均为有源二端口放大网络；所述输入匹配电路由输入端片外隔直电容、匹配电阻、反馈电阻和隔直耦合电容构成；所述输出隔直电路由隔直耦合电容构成；所述超宽带驱动级放大电路用于实现放大器的超宽带驱动功率增益，以保证放大器的超宽带S11参数匹配；所述超宽带驱动级放大电路包括四个NMOS管，一个电流偏置电路和输入片外隔直电容；四个NMOS晶体管按照源极连接漏极的方式顺次串接，四个NMOS晶体管的栅极偏置采用五个电阻构成的多级电阻分压式结构，每个NMOS晶体管的栅极连接到相应的电阻分压节点上，最下方的NMOS晶体管的栅极作为交流信号输入，最上方的NMOS晶体管的漏极作为交流信号输出；输入NMOS晶体管的输入电路采取串联匹配电阻和电容的方式进行匹配，同时采用一个反馈电阻将输入NMOS晶体管的串联匹配电阻和电容间的节点与输出晶体管的漏极相连接；输出晶体管的漏极接片外大电感，电感另一端接电源VDD；超宽带驱动放大器，除最下方的输入NMOS晶体管外，其余三个NMOS晶体管的栅极偏置节点均分别连接一栅极补偿电容，补偿电容另一端...

【专利技术属性】
技术研发人员：马建国，邬海峰，王立果，周鹏，刘建利，
申请(专利权)人：天津大学，
类型：发明
国别省市：