半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区，其特征在于：源漏区中至少一个包括GeSn合金。依照本发明专利技术的半导体器件及其制造方法，通过注入前驱物然后激光快速退火，形成了高Sn含量的GeSn应力源漏区，有效提高了沟道区器件载流子迁移率并进一步提高了器件驱动能力。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种具有GeSn应力源漏区的MOSFET及其制造方法。
技术介绍
随着集成电路工艺持续发展，特别是器件尺寸不断等比例缩减，器件的各个关键参数例如阈值电压等也随之减小，功耗减小、集成度提高这些优点促进了器件整体性能提高。然而与此同时，器件的驱动能力却受制于传统的硅材料工艺的限制，载流子迁移率较低，面临了器件驱动能力相比而言不足的问题。因此，高迁移率沟道器件在未来具有重要应用背景。现有的高迁移率沟道器件通常是采用SihGex或SihCx来作为应力源漏区向Si的沟道区施加应力，或者直接采用这些材料作为衬底和沟道区。在SihGex中引入压应变能够进一步提高空穴的迁移率，相应地在在SihCx中引入张应变能够进一步提高电子的迁移率。然而，这两种材料晶格常数与Si差别仍不够大，能够提供的应变有限，难以应用在需要更高驱动能力的器件中。一种可选的替代材料是GeSn合金，该薄膜具有很高的载流子迁移率，并且可以通过调节Sn的含量调节合金的能带结构，因此广泛应用于先进的CMOS器件和光电子器件中。然而传统的GeSn合金需要用分子束外延或者CVD，目前仍不成熟或者与CMOS不兼容。此外，由于Sn在Ge中的平衡固溶度非常的低，因此用常规的方法很难得到Sn的含量大于 I % 的 Ge1^SnxO此外，其他高迁移率材料，诸如GaAs、InSb等也存在类似问题，难以与Si基的CMOS工艺兼容。`
技术实现思路
有鉴于此，本专利技术的目的在于提供一种具有GeSn应力源漏区的MOSFET及其制造方法，克服上述传统工艺的缺陷，有效提高器件沟道区载流子迁移率。实现本专利技术的上述目的，是通过提供一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区，其特征在于:源漏区中至少一个包括GeSn合金。其中，沟道区包括Si和/或SiGe。其中，GeSn合金中Sn含量大于O并且小于30%。其中，源漏区上还包括材质相同的提升源漏区。其中，源漏区上还包括金属化源漏接触层。本专利技术还提供了一种半导体器件制造方法，包括:在衬底上形成栅极堆叠结构；在栅极堆叠结构至少一侧的衬底中注入前驱物；激光快速退火，使得前驱物反应形成GeSn合金，构成源漏区。其中，GeSn合金中Sn含量大于O并且小于30%。其中，注入前驱物的步骤进一步包括:执行非晶化离子注入，在衬底中形成非晶化区；在非晶化区中注入Sn。其中，非晶化离子注入的离子包括Ge、B、Ga、In及其组合。其中，Sn的注入剂量为5 X IO15?IXlO1W20其中，在注入前驱物之后、在激光快速退火之前，在前驱物上形成保护层。其中，在激光快速退火工艺中，激光处理的脉冲个数为I?100，能量密度为100mJ/cm2?lj/cm2,激光波长为157nm?10.6 μ m,脉冲时间宽度为Ins?10 μ S。依照本专利技术的，通过注入前驱物然后激光快速退火，形成了高Sn含量的GeSn应力源漏区，有效提高了沟道区器件载流子迁移率并进一步提高了器件驱动能力。【附图说明】以下参照附图来详细说明本专利技术的技术方案，其中:图1至图3为根据本专利技术实施例的半导体器件制造方法各步骤的剖面示意图；以及图4为根据本专利技术实施例的半导体器件的剖视图。【具体实施方式】以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。根据本专利技术实施例，参照图1至图3，形成了具有GeSn应力源漏区的常规MOSFET器件结构。首先参照图1，在衬底I上形成栅极堆叠结构2和栅极侧墙3。提供衬底1，其可以是体3丨、501、体66、6601、5丨66、66513，也可以是II1-V族或者I1-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。此外，也可以是玻璃、塑料、树脂等透明基板。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底I优选地为体Si (单晶娃晶片)、SOI晶片。在衬底I中先刻蚀形成浅沟槽，然后采用快速热氧化(RTO)、LPCVD、PECVD、HDPCVD等常规方法，在浅沟槽中沉积填充氧化物(例如氧化硅)从而形成浅沟槽隔离(STI)IAt5STIIA包围的衬底区域即构成器件的有源区。优选地，在STI IA包围的有源区内形成埋层(未示出)，埋层用于增强源漏区向沟道区施加的应力或者增强沟道区自身的应力，从而进一步提高载流子迁移率。埋层材质是晶格常数介于衬底Si与稍后的源漏区GeSn之间的材料，例如是SiGe。形成埋层的方法可以是可选地在衬底I上沉积缓冲层、在衬底/缓冲层上外延生长SiGe埋层、以及可选地在埋层上再外延生长Si或者Ge顶层。此外，形成埋层的方法还可以是将Ge离子注入到Si衬底中一定深度，随后退火使得注入的掺杂离子与衬底反应形成SiGe埋层。埋层与衬底I表面的距离也即埋层深度，依照沟道区应力分布需要而通过控制外延或者注入工艺参数而设定，埋层深度例如是10~30nm。通过LPCVD、PECVD, HDPCVD, MOCVD, MBE、ALD、蒸发、溅射等常规方法，在衬底I上依次沉积栅极绝缘层2A、栅极导电层2B，并随后刻蚀形成栅极堆叠结构2A/2B。在前栅工艺中，栅极堆叠结构将一直保留，栅极绝缘层2A是高k材料，包括但不限于氮化物(例如SiN、AIN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如A1203、Ta2O5, TiO2, ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如 PbZrxTi1^xO3 (PZT) ,BaxSr1^xTiO3(BST))；栅极导电层2B是金属和/或金属氮化物，其中金属包括Al、T1、Cu、Mo、W、Ta，金属氮化物包括TiN、TaN。在后栅工艺中，此时的栅极堆叠结构是假栅极堆叠结构，在后续工艺中将去除，栅极绝缘层2A包括氧化硅、氮氧化硅，栅极导电层2B是多晶硅、非晶硅。层2A厚度例如是I~5nm，层2B厚度例如是10~lOOnm。在衬底I以及栅极堆叠结构2A/2B上通过PECVD、HDPCVD等常规方法沉积氮化硅、氮氧化娃、类金刚石无定形碳(DLC)等介质材料并刻蚀形成栅极侧墙3。接着，参照图2，执行掺杂注入，以栅极侧墙3为掩模，在栅极侧墙3至少一侧的衬底I中注入前驱物，形成前驱物的掺杂区1B。首先执行非晶化离子注入(PAI)。注入能量例如是10~200KeV，注入剂量例如是IX IO15~IX IO17CnT2。当衬底I为Si时，注入离子是Ge。注入的Ge离子破坏了待形成源漏区的衬底I表面一定区域(例如距离表面10~20nm)内的晶格，使其非晶化而构成非晶化区(未示出)，以利于稍后进一步离子注入、以及退火时反应形成合金。优选地，非晶化离子注入之前和/或之后，进一步在非晶化区中注入B、Ga、In等杂质离子，以调整源漏区导电类型和浓度。此外，当衬底I为SiGe或者是含有SiGe埋层的Si时(也即衬底本身含有Ge)，非本文档来自技高网...

【技术保护点】
一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区，其特征在于：源漏区中至少一个包括GeSn合金。

【技术特征摘要】
1.一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区，其特征在于:源漏区中至少一个包括GeSn合金。2.如权利要求1的半导体器件，其中，沟道区包括Si和/或SiGe。3.如权利要求1的半导体器件,其中，GeSn合金中Sn含量大于O并且小于30%。4.如权利要求1的半导体器件，其中，源漏区上还包括材质相同的提升源漏区。5.如权利要求1的半导体器件，其中，源漏区上还包括金属化源漏接触层。6.一种半导体器件制造方法，包括: 在衬底上形成栅极堆叠结构； 在栅极堆叠结构至少一侧的衬底中注入前驱物； 激光快速退火，使得前驱物反应形成GeSn合金，构成源漏区。7.如权利要求6的半导体器件制造方法，其中，GeSn合金中Sn含量大于...

【专利技术属性】
技术研发人员：马小龙，殷华湘，付作振，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：