本发明专利技术涉及触发电路设计技术,本发明专利技术的基于USB逻辑分析仪触发装置,包括数据通道、延时模块、串并转换模块、毛刺检测模块、状态采样模块、定时采样模块、分频模块、时钟通道、时钟选择模块、触发识别模块、存储控制模块、数据存储模块、USB接口电路、PC主机和译码/配置寄存读写器;其中数据通道分别与延时模块、串并转换模块连接,延时模块分别与毛刺检测模块、状态采样模块连接,串并转换模块分别与定时采样模块、分频模块连接,毛刺检测模块、状态采样模块、定时采样模块分别与数据存储模块;分频模块、时钟通道分别与时钟选择模块连接。其提高了分析仪的便携性,因此研制基于USB接口的逻辑分析仪具有很大的经济效益和现实意义。
【技术实现步骤摘要】
基于USB逻辑分析仪触发装置
本专利技术涉及触发电路设计
,尤其涉及一种基于USB逻辑分析仪触发电路的装置。
技术介绍
随着电子技术的发展,数字系统的设计正朝着复杂程度高、工作速度快的方向发展,对测试仪器提出了更高的要求。由模拟系统的时域和频域分析发展起来的传统的测试方法与测试仪器往往难以奏效,必须研制专用于数字系统的数据域测试仪器。逻辑分析仪作为数据域测试仪器中应用最为广泛的通用测试仪器,为数字系统的开发、维护提供了强有力的工具。逻辑分析仪是一种分析数字化设备硬件和软件的仪器,具有数据捕获、存储、处理的功能,是最重要的数据域测试仪器之一。简单地说,逻辑分析仪就是捕获数字信号并把它以波形或数据方式显示出来以供观察的仪器。基于USB (Universal Serial Bus)的逻辑分析仪作为一种虚拟仪器,充分利用计算机的强大功能,实现了即插即用的特性,突破了传统仪器在数据传送、处理、显示和存储等方面的限制,在性能极大提高的同时降低了仪器成本。基于USB接口的虚拟测试仪器是便携式测试仪器发展的一个方向,因此研制基于USB接口的逻辑分析仪具有很大的经济效益和现实意义。
技术实现思路
本专利技术的技术效果能够克服上述缺陷,提供一种基于USB逻辑分析仪触发装置,其提高了分析仪的便携性。为实现上述目的,本专利技术采用如下技术方案:其包括数据通道、延时模块、串并转换模块、毛刺检测模块、状态采样模块、定时采样模块、分频模块、时钟通道、时钟选择模块、触发识别模块、存储控制模块、数据存储模块、USB接口电路、PC主机和译码/配置寄存读写器;其中数据通道分别与延时模块、串并转换模块连接,延时模块分别与毛刺检测模块、状态采样模块连接,串并转换模块分别与定时采样模块、分频模块连接,毛刺检测模块、状态采样模块、定时采样模块分别与数据存储模块;分频模块、时钟通道分别与时钟选择模块连接,时钟选择模块分别与定时采样模块、毛刺检测模块、状态采样模块、触发识别模块通信,触发识别模块分别与状态采样模块、定时采样模块、存储控制模块连接,存储控制模分别与定时采样模块、数据存储模块通信,数据存储模块通过USB接口电路与PC主机连接,USB接口电路连接译码/配置寄存读写器。触发在逻辑分析仪中的含义表示由某个预先设定的数据字、字或者事件的序列来控制获取数据,选择观察系统工作情况的窗口。通过对设置特定的数据观察起点、终点与被分析数据有一定关系的某个参考点的检测与记忆,系统产生一次触发事件,并将相应的数据存储。与触发功能相关的是跟踪(Trace),是在数据流中开辟的一个观察窗口,用来收集显示对分析有意义的数据块,其位置由触发决定。触发功能是逻辑分析仪性能判断优劣的一个重要指标。【附图说明】图1为本专利技术的模块示意图;图2为起始触发与终止触发示意图;图3为延迟触发示意图;图4为通道触发示意图;图5为单通道触发识别仿真图;图6为单通道触发识别流程图;图7为外触发电路原理图;图8为组合触发框图;图9为序列触发流程图。【具体实施方式】如图1所示,本专利技术的基于USB逻辑分析仪触发装置,包括数据通道、延时模块、串并转换模块、毛刺检测模块、状态采样模块、定时采样模块、分频模块、时钟通道、时钟选择模块、触发识别模块、存储控制模块、数据存储模块、USB接口电路、PC主机和译码/配置寄存读写器;其中数据通道分别与延时模块、串并转换模块连接,延时模块分别与毛刺检测模块、状态采样模块连接,串并转换模块分别与定时采样模块、分频模块连接,毛刺检测模块、状态采样模块、定时采样模块分别与数据存储模块;分频模块、时钟通道分别与时钟选择模块连接,时钟选择模块分别与定时采样模块、毛刺检测模块、状态采样模块、触发识别模块通信,触发识别模块分别与状态采样模块、定时采样模块、存储控制模块连接,存储控制模分别与定时采样模块、数据存储模块通信,数据存储模块通过USB接口电路与PC主机连接,USB接口电路连接译码/配置寄存读写器。本设计的逻辑分析仪模块所具有的触发功能主要包括边沿触发、码型触发、序列触发、毛刺触发和I2C等协议触发。相应的触发识别电路对数据流进行检测以判断触发条件是否满足,并给出触发标志信号。这部分电路在FPGA内设计实现。采样电路将输入数据与用户设置的触发条件比较,同时输入数据在存储控制电路的控制下写入存储器。当触发识别电路识别到输入数据流中出现所设触发字时,便输出触发标志脉冲。存储控制电路在触发标志脉冲发出后,继续写入一定量数据,然后停止数据的存储。存储器中的有效数据经USB接口电路送入计算机处理后,以波形或列表的形式显示以供用户观察。逻辑分析仪通常具有多种触发方式以满足不同场合的应用需求。其中必须具有的基本触发功能主要是以下三种触发:起始触发、终止触发与延迟触发。起始触发方式是指一旦识别到满足触发设置就立即开始有效数据的存储,直至存满,如图2的左半部分所示。终止触发方式是先进行数据的存储,存满之后才开始检索触发字。当检测到设定的触发字后停止数据的存储。这种触发方式用于关心满足触发条件之前的数据块,如图2右半部分所示[8]。延迟触发是指输入数据流中满足触发条件后,继续延迟一定数目后才进行有效数据的开始或停止。延迟触发用于改变跟踪与触发字间关系的场合。图3的左半部分所示为起始触发加延迟方式,右半部分所示为终止触发加延迟方式。另外根据延迟对象不同,延迟触发可以分为以下两种方式:字延迟是指延迟对象是对取数时钟进行计数,通常来用逐段观察程序运行和测量程序运行时间等方面。事件延迟是指延迟对象是触发字,一般用来分析循环、循环嵌套程序。触发识别电路的作用是识别触发并产生触发标志。本逻辑分析仪要实现随机触发、通道触发、字触发及外触发等四种触发方式。各种触发方式独立地同时工作,触发选择电路选择一种触发方式作为触发源,其它方式的触发输出将被忽略。我们需要把触发字在存储器中的位置记录下来,以便于从存储器中读取有效数据(即观察窗口)。该部分电路设计在FPGA中按不同功能分模块实现。由于定时分析的数据采样中采用了串并转换技术,对于并行输出时钟来说,相当于一个时钟采样到多个数据。根据前面的论述,500MHz采样时一个时钟有8个数据,200MHz和IOOMHz采样时有4个数据,其他采样率都是只有一个数据,在IOOMHz以上的情况下,每个系统时钟的有效沿到来时,我们要判断几个数据中是否有满足触发条件的数据。对于以上的各种情况我们选择不同的模块去识别触发,用户选定采样率时就选定了触发模块。各功能触发识别模块是采用图形编程或VHDL硬件描述语言编程来实现,各个模块的原理是一样的,考虑到文章篇幅,我选择具有代表性的4个数据的情况,也就是200MHz或IOOMHz采样时的触发电路来说明触发识别电路的实现。以下分别对各触发功能的识别电路模块进行介绍。I)随机触发其触发字是任意的数据,即数据流中任意一个数据都被认为是触发字,故在随机触发方式下,触发标志信号从采数开始就一直有效。2)通道触发当被选定通道的信号出现所设定的上升沿或下降沿的时候产生触发,每次只能选择一个通道来做触发源触发,其它通道屏蔽。其原理框图如图4所示。各个通道的触发输出分别与其屏蔽位(O:选择该通道作为触发通道1:屏蔽该通道)相或后,再把所本文档来自技高网...
【技术保护点】
一种基于USB逻辑分析仪触发装置,其特征在于,包括数据通道、延时模块、串并转换模块、毛刺检测模块、状态采样模块、定时采样模块、分频模块、时钟通道、时钟选择模块、触发识别模块、存储控制模块、数据存储模块、USB接口电路、PC主机和译码/配置寄存读写器;其中数据通道分别与延时模块、串并转换模块连接,延时模块分别与毛刺检测模块、状态采样模块连接,串并转换模块分别与定时采样模块、分频模块连接,毛刺检测模块、状态采样模块、定时采样模块分别与数据存储模块;分频模块、时钟通道分别与时钟选择模块连接,时钟选择模块分别与定时采样模块、毛刺检测模块、状态采样模块、触发识别模块通信,触发识别模块分别与状态采样模块、定时采样模块、存储控制模块连接,存储控制模分别与定时采样模块、数据存储模块通信,数据存储模块通过USB接口电路与PC主机连接,USB接口电路连接译码/配置寄存读写器。
【技术特征摘要】
1.一种基于USB逻辑分析仪触发装置,其特征在干,包括数据通道、延时模块、串并转换模块、毛刺检测模块、状态采样模块、定时采样模块、分频模块、时钟通道、时钟选择模块、触发识别模块、存储控制模块、数据存储模块、USB接ロ电路、PC主机和译码/配置寄存读写器;其中数据通道分别与延时模块、串并转换模块连接,延时模块分别与毛刺检测模块、状态采样模块连接,串并转换模块分别与定时采样模块、分频模...
【专利技术属性】
技术研发人员:宋云衢,吕华平,
申请(专利权)人:江苏绿扬电子仪器集团有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。