半导体装置制造方法及图纸

本发明专利技术的半导体装置具备在第1方向上延伸的半导体部、控制电极和第1电极。控制电极在与第1方向正交的第2方向上与半导体部分离设置。半导体部包含第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域和第2导电型的第4半导体区域。第1半导体区域具有第1导电型。第2半导体区域设在第1半导体区域之上并与控制电极相对。第3半导体区域设在第2半导体区域之上，杂质浓度比第1半导体区域高。第4半导体区域与第3半导体区域并排，杂质浓度比第2半导体区域高。第1电极与第3半导体区域以及第4半导体区域导通。第4半导体区域偏向设置于半导体部的与控制电极相反的一侧。

【技术实现步骤摘要】
半导体装置本申请要求以日本专利申请第2012 - 167696号(申请日:2012年7月27日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体装置。
技术介绍
在具备沿半导体区域的深度方向延伸的栅极电极的槽栅(trench gate)结构的晶体管中，与平面栅(planar gate)结构的晶体管相比能够缩小元件面积。例如，槽栅结构的MOS (Metal Oxide Semiconductor)晶体管中，在与槽栅结构邻接的柱状的半导体部设有源极区域、基底(base)区域以及漂移区域。并且，在半导体部，与源极区域并排设有杂质浓度高的高浓度区域。在这样的半导体装置中，若柱状的半导体部微细化，则在半导体部设置的高浓度区域的位置精度变得重要。即，若高浓度区域的位置偏离，则高浓度区域所含的杂质对基底区域带来影响，成为使特性变动的主要原因。在半导体装置中，得到稳定的特性是重要的。
技术实现思路
本专利技术的实施方式提供一种特性稳定的半导体装置。实施方式的半导体装置具备半导体部、控制电极和第I电极。上述半导体部在第I方向上延伸。上述控制电极在与上述第I方向正交的第2方向上与上述半导体部分离设置。上述半导体部包含第I半导体区域、第2半导体区域、第3半导体区域和第4半导体区域。上述第I半导体区域具有第I导电型。上述第2半导体区域是第2导电型，设在上述第I半导体区域之上并与上述控制电极相对。上述第3半导体区域是第I导电型，设在上述第2半导体区域之上，具有比上述第I半导体区域的杂质浓度高的杂质浓度。上述第4半导体区域是第2导电型，与上述第3半导体区域并排，具有比上述第2半导体区域的杂质浓度闻的杂质浓度。上述第I电极，与上述第3半导体区域以及上述第4半导体区域导通。上述第4半导体区域，偏向设置于上述半导体部的与上述控制电极相反的一侧。根据实施方式，能够提供特性稳定的半导体装置。【附图说明】图1是例示第一实施方式的半导体装置的结构的示意性剖视图。图2A及图2B是例示半导体柱的结构的示意性剖视图。图3A?图7B是例示半导体装置的制造方法的示意性剖视图。图8是例示第二实施方式的半导体装置的结构的示意性剖视图。图9A及图9B是半导体装置的示意性俯视图。图1OA及图1OB是例示第三实施方式的半导体装置的结构的示意性剖视图。图11是例示第四实施方式的半导体装置的结构的示意性剖视图。图12是例示第五实施方式的半导体装置的结构的示意性剖视图。图13?图15是例示变形例的示意性剖视图。图16是表示半导体装置的应用例的电路图。【具体实施方式】以下，根据【附图说明】本专利技术的实施方式。另外，附图是示意性或概念性的，各部分的厚度和宽度之间的关系、部分间的大小的比率等不一定与现实的情况相同。此外，即使在表示相同部分的情况下，也有根据附图不同而相互尺寸、比率表示得不同的情况。此外，在本申请的说明书和各图中，关于已示出的图，对与上述情况相同的要素附加同一符号而适当省略详细说明。此外，在以下的说明中，作为一例，举出第I导电型为η型、第2导电型为P型的具体例。此外，在以下的说明中，η +、η、η —以及ρ+、ρ、ρ —的标记表示各导电型的杂质浓度的相对的高低。即，η +表示与η相比η型的杂质浓度相对高，η一表示与η相比η型的杂质浓度相对低。此外，P+表示与P相比P型的杂质浓度相对高，P—表示与P相比P型的杂质浓度相对低。(第一实施方式)图1是例示第一实施方式的半导体装置的结构的示意性剖视图。第一实施方式的半导体装置110具备半导体柱(半导体部)10、栅极电极(控制电极)G和源极电极(第I电极)S。半导体装置110具备η+型漏极层I和与η+型漏极层I导通的漏极电极D。半导体装置110例如是MOS晶体管。半导体柱10设在η +型漏极层I之上。本实施方式中，将连结η +型漏极层I和半导体柱10的方向设为Z方向(第I方向),将与Z方向正交的方向之一设为X方向(第2方向)，将与Z方向及X方向正交的方向设为Y方向(第3方向)。此外,本实施方式中,将从η +型漏极层I朝向半导体柱10的方向设为上(上侧)，将其相反方向设为下(下侧)。半导体柱10沿Z方向延伸。在半导体装置110中，多个半导体柱10沿X方向分离而设。将多个半导体柱10中的一个称为第一半导体柱10Α，将与第一半导体柱IOA相邻的半导体柱10称为第二半导体柱10Β。此外，当不区分半导体柱10AU0B时总称为半导体柱10。在半导体装置110中，多个半导体柱IOA中的各个半导体柱IOA和多个半导体柱IOB中的各个半导体柱IOB沿X方向交替配置。半导体柱10沿Z方向延伸并且沿Y方向延伸。半导体柱10包含η —型漂移层(第I半导体区域)2、ρ型基底层(第2半导体区域)3、η +型源极层(第3半导体区域)4以及ρ +型接触层(第4半导体区域)5。S卩，第I半导体柱IOA包含η—型漂移层(第I第I半导体区域)2Α、ρ型基底层(第I第2半导体区域)3Α、η +型源极层(第I第3半导体区域)4Α以及ρ +型接触层(第I第4半导体区域)5A。第2半导体柱IOB包含η —型漂移层(第2第I半导体区域)2Β、ρ型基底层(第2第2半导体区域)3Β、η +型源极层(第2第3半导体区域)4Β以及ρ +型接触层(第2第4半导体区域)5Β。这里，当不区分η —型漂移层2Α以及2Β时，总称为η—型漂移层2。此外，当不区分P型基底层3Α以及3Β时，总称为P型基底层3。此外，当不区分η +型源极层4Α以及4Β时，总称为η +型源极层4。此外，当不区分ρ +型接触层5Α以及5Β时，总称为ρ +型接触层5。η—型漂移层2与η +型漏极层I相接，并设在半导体柱10的下侧。ρ型基底层3设在η—型漂移层2之上。ρ型基底层3与η—型漂移层2相接。ρ型基底层3隔着栅极绝缘膜61而与栅极电极G相对。η +型源极层4设在ρ型基底层3之上。η +型源极层4与ρ型基底层3相接。η +型源极层4的杂质浓度高于η—型漂移层2的杂质浓度。η +型源极层4从半导体柱10的上端101露出。ρ +型接触层5设在ρ型基底层3之上。ρ +型接触层5与ρ型基底层3相接。ρ +型接触层5与η +型源极层4并排配置。ρ +型接触层5的杂质浓度高于ρ型基底层3的杂质浓度。P+型接触层5从半导体柱10的上端101露出。η +型漏极层1、η—型漂移层2、ρ型基底层3、η+型源极层4以及P+型接触层5例如是包含硅的半导体层100。半导体层100中设有沿Z方向将半导体层100的一部分除去而得到的沟槽Τ。半导体柱10是在形成沟槽T后半导体层100未被除去而留下的区域。在半导体装置110中，沿X方向设有多个沟槽Τ。在沟槽T的内侧设有绝缘膜6。在作为多个沟槽τ中的一个的第I沟槽Tl中设有栅极电极G。在多个沟槽T中的与第I沟槽Tl相邻的第2沟槽Τ2中设有导电部8。这里，当不区别第I沟槽Tl及第2沟槽Τ2时总称为沟槽Τ。在半导体装置110中，多个第I沟槽Tl中的各个第I沟槽Tl和多个第2沟槽Τ2中的各个第I沟槽Τ2沿X方向交替而设。在第I沟槽Tl内，隔着绝缘膜6设有第I场板(field plate)电极7A、第I栅极电极Gl以及第2栅极电极G2。在本文档来自技高网...

【技术保护点】
一种半导体装置，具备：在第1方向上延伸的半导体部；在与上述第1方向正交的第2方向上与上述半导体部分离设置的控制电极；以及第1电极，上述半导体部包含：第1导电型的第1半导体区域；第2导电型的第2半导体区域，设置在上述第1半导体区域之上，隔着绝缘膜而与上述控制电极相对；第1导电型的第3半导体区域，设置在上述第2半导体区域之上，具有比上述第1半导体区域的杂质浓度高的杂质浓度；以及第2导电型的第4半导体区域，与上述第3半导体区域并排，具有比上述第2半导体区域的杂质浓度高的杂质浓度，上述第1电极在上述半导体部的上端与上述第3半导体区域及上述第4半导体区域导通；上述第4半导体区域偏向设置于上述半导体部的与上述控制电极相反一侧。

【技术特征摘要】
2012.07.27 JP 2012-1676961.一种半导体装置， 具备: 在第I方向上延伸 的半导体部； 在与上述第I方向正交的第2方向上与上述半导体部分离设置的控制电极；以及 第I电极， 上述半导体部包含: 第I导电型的第I半导体区域； 第2导电型的第2半导体区域，设置在上述第I半导体区域之上，隔着绝缘膜而与上述控制电极相对； 第I导电型的第3半导体区域，设置在上述第2半导体区域之上，具有比上述第I半导体区域的杂质浓度高的杂质浓度；以及 第2导电型的第4半导体区域，与上述第3半导体区域并排，具有比上述第2半导体区域的杂质浓度高的杂质浓度， 上述第I电极在上述半导体部的上端与上述第3半导体区域及上述第4半导体区域导通； 上述第4半导体区域偏向设置于上述半导体部的与上述控制电极相反一侧。2.如权利要求1记载的半导体装置， 该半导体装置还具备第I场板电极，该第I场板电极在上述第2方向上与上述半导体部及上述控制电极分离设置； 上述控制电极设置在上述半导体部与上述第I场板电极之间。3.如权利要求2记载的半导体装置， 上述第I场板电极的下端位于比上述控制电极的下端更靠下。4.如权利要求2记载的半导体装置， 该半导体装置还具备: 在上述控制电极与上述第2半导体区域之间设置的第I绝缘膜；以及 在上述第I场板电极与上述第I半导体区域之间设置的第2绝缘膜， 上述第2绝缘膜的膜厚比上述第I绝缘膜的膜厚更厚。5.如权利要求2记载的半导体装置， 该半导体装置还具备在上述第I电极与上述第I场板电极之间设置的第4接触部。6.如权利要求1记载的半导体装置， 上述半导体部的上述上端处的上述第3半导体区域在上述第2方向上的长度大于等于上述上端在上述第2方向上的长度的一半。7.如权利要求1记载的半导体装置， 上述半导体部的上述上端处的上述第3半导体区域与上述第4半导体区域的边界的位置，与上述半导体部的上端在上述第2方向上的长度的一半相比，设置在更远离上述控制电极的一侧。8.如权利要求1记载的半导体装置， 该半导体装置还具备第I接触部，该第I接触部设置在上述第I电极与上述第3半导体区域之间以及上述第I电极与上述第4半导体区域之间；上述第I接触部偏向设置于上述半导体部的上述与上述控制电极相反一侧。9.如权利要求1记载的半导体装置， 该半导体装置还具备导电部，该导电部在上述半导体部的与上述控制电极相反一侧与上述半导体部分离设置，并与上述第3半导体区域导通。10.如权利要求9记载的半导体装置， 该半导体装置还具备第2接触部，该第2接触部设置在上述第I电极与上述导电部之间。11.如权利要求1记载的半导体装置， 上述第4半导体区域具有: 上述半导体部的上述上端侧的第I区域；以及 与上述第I区域相接、且具有比上述第I区域的杂质浓度高的杂质浓度的第2区域。12.如权利要求1记载的半导体装置， 第4半导体区域在上述第I方向上的长度比上述第3半导体区域在上述第I方向上的长度长。13.如权利要求1记载的半导体装置， 该半导体装置还具备第2场板电极，该第2场板电极在上述半导体部的上述与上述控制电极相反一侧与上述半导体部分离`设置。14.如权利要求13记载的半导体装置， 该半导体装...

【专利技术属性】
技术研发人员：小林仁，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：