晶体管制造方法技术

本发明专利技术提供一种晶体管制造方法，在不增加器件尺寸的前提下，形成了掺杂的锗硅层-无掺杂的锗硅层或者掺杂的碳硅层-无掺杂的碳硅层的应变沟道区，一方面利用锗、碳与硅的不同晶格特点造成应变沟道区与其下方的半导体衬底的晶格失配，使得应变沟道区中产生应力；另一方面通过掺杂的锗硅层或掺杂的碳硅层作为反型层，无掺杂的锗硅层或无掺杂的碳硅层阻挡有掺杂的锗硅层或掺杂的碳硅层中的掺杂离子扩散，有效改善了短沟道效应，进而增大晶体管器件的载流子迁移率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，载 流子迁移率的提高成为晶体管制造的严峻挑战，应力工程在提高半导体器件性能方面所起 的作用越来越明显，应力工程广泛适应于半导体器件上，例如，应用在金属氧化物半导体 (Metal-Oxide-Semiconductor, M0S)晶体管上，用以改进MOS晶体管的载流子迁移率。现有技术中一种提高MOS器件载流子迁移率的方法是在MOS器件的栅极、源/漏 区的制造工艺完成后，在整个器件表面沉积应力层以向沟道区引入应力，提高沟道载流子 迁移率，但是这种方法不仅牺牲了一定的MOS器件的尺寸，而且向沟道区中引入的应力有 限，不能满足22nm技术节点以下的FinFET器件的制造要求。
技术实现思路
本专利技术的目的在于提供一种，在不增加器件尺寸的前提下，能够 增大沟道载流子迁移率，提高MOS器件的驱动电流。为解决上述问题，本专利技术提出一种，包括以下步骤:提供半导体衬底，在所述半导体衬底上形成外延硅层；刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外延填 充掺杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；在所述应变沟道区上方形成栅极堆叠结构。进一步地，所述半导体衬底为体硅衬底或绝缘体上硅衬底。进一步地，所述半导体衬底的晶向为〈100〉或〈110〉。进一步地,所述外延娃层厚度为50nnT2 u m。进一步地，所述外延硅层为本征硅层、碳掺杂硅层或锗掺杂硅层。进一步地，所述碳掺杂硅层中的碳浓度百分比为39TlO%，所述锗掺杂硅层中的锗 浓度百分比为3°/rio%。进一步地，所述外延硅层为碳掺杂硅层时，在所述沟道槽中依次外延填充掺杂的 锗硅层和无掺杂的锗硅层；所述外延硅层为锗掺杂硅层时，在所述沟道槽中依次外延填充 掺杂的碳娃层和无掺杂的碳娃层。进一步地,所掺杂的碳娃层或无掺杂的碳娃层的厚度为50nnTl00nm,碳的浓度百 分比为20%?50%。进一步地，所掺杂的锗硅层或无掺杂的锗硅层的厚度为50nnTl00nm，锗的浓度百 分比为20%?50%。进一步地，所述应变沟道区还包括位于所述沟道槽中的无掺杂的锗硅层或去掺杂的碳硅层上方的本征硅层，通过在所述沟道槽中外延填充无掺杂的锗硅层或无掺杂的碳硅 层之后，继续外延填充本征硅而形成。进一步地，所述晶体管为FinFET。进一步地，刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽的步骤包括:刻蚀所述外延硅层至所述半导体衬底表面，形成直立于所述半导体衬底上的多个 轄片基体；在所述相邻鳍片基体之间的沟槽中填充绝缘介质；刻蚀去除所述鳍片基体中的用作沟道的区域，形成沟道槽。进一步地，所述栅极堆叠结构还包括围绕在所述应变沟道区两侧的部分。与现有技术相比，本专利技术提供的，在不增加器件尺寸的前提下，形 成了掺杂的锗硅层-无掺杂的锗硅层或者掺杂的碳硅层-无掺杂的碳硅层的应变沟道区， 一方面利用锗、碳与硅的不同晶格特点造成应变沟道区与其下方的半导体衬底的晶格失 配，使得应变沟道区中产生应力；另一方面通过掺杂的锗硅层或掺杂的碳硅层作为反型层， 无掺杂的锗硅层或无掺杂的碳硅层阻挡有掺杂的锗硅层或掺杂的碳硅层中的掺杂离子扩 散，有效改善了短沟道效应，进而增大晶体管器件的载流子迁移率。【附图说明】图1是本专利技术实施例一的流程图；图2A?2D是本专利技术实施例一的中的器件结构剖面示意图；图3是本专利技术实施例二的流程图；图4A?4G是本专利技术实施例二的晶体管制造工艺的器件结构剖面示意图；图5是本专利技术实施例二中在所述相邻鳍片基体之间的沟道槽中填充绝缘介质之 后的器件结构俯视图；图6是本专利技术实施例二中在应变沟道区上方和两侧形成栅极堆叠结构之后的器 件结构俯视图。【具体实施方式】本专利技术提供的，与现有技术中直接包含栅极结构的器件表面上沉 积应力层以向沟道中引入应力的方法不同，关键在于通过形成与衬底晶格失配的沟道，通 过晶格失配向沟道中引入应力，以提高载流子迁移率，进而提高晶体管器件性能。以下结合附图和具体实施例对本专利技术提出的作进一步详细说明。实施例一如图1所示，本实施例提出一种，该方法适用于常规外观形状的 MOS管，包括以下步骤:S11，提供半导体衬底，在所述半导体衬底上形成外延硅层；S12，刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；S13，在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外 延填充掺杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；S14，在所述应变沟道区上方形成栅极堆叠结构。请参考图2A，在步骤Sll中提供的半导体衬底200可以为体硅衬底，也可以为绝缘体上硅衬底，晶向为〈100〉或〈110〉。优选的，沿垂直半导体衬底200表面的方向，对半导体衬底200进行N型或P型阱区离子注入，形成N型阱区或P型阱区；然后，在所述半导体衬底200上生长外延层，该外延层的材质可以是Si (本征硅层)、SiGe (锗掺杂硅层)或SiC (碳掺杂硅层)。本实例中，首先采用硅烷、锗烷作为源气体，以氢气作为载气，通过LPCVD等工艺在半导体衬底200上形成锗硅外延层201。由于锗和硅的原子大小不同，所以锗硅外延层201的能带结构结构改变，半导体衬底200和锗硅外延层201界面处的晶格失配，进而在半导体衬底200和锗硅外延层201中产生应力，进而使得后续制得的MOS晶体管器件的载流子迁移率得以提高。其中，通过改变锗硅外延层201的厚度和锗的浓度可以调整后续形成的沟道载流子迁移率，因此，形成的锗硅外延层201的厚度为50nnT2iim，例如是80nm、100nm、200nm、 500nm、800nm、I u mU.5 u mU.8 u m,锗浓度百分比为 3%~10%，例如是 5%、6%、8%、9%。请参考图2B，在步骤S12中，可以先在锗硅外延层201上形成硬掩膜层(图中未示出)，该掩膜层暴露出锗硅外延层201用于形成沟道的区域；然后以所述硬掩膜层为掩膜， 采用干法刻蚀工艺刻蚀锗硅外延层201，形成沟道槽202 ;接着移除所述硬掩膜层。请参考图2C，在步骤S13中，采用CVD工艺在所述沟道槽202中依次外延填充掺杂的碳硅层203和无掺杂的碳硅层204，形成应变沟道区。或者先形成一定厚度无掺杂的碳硅层，再通过高剂量深度离子注入工艺对沟道槽202底部一定厚度的无掺杂的碳硅层进行B、 As、P等沟道掺杂离子注入，进而形成掺杂的碳硅层203和无掺杂的碳硅层204。由于锗、碳和硅的原子大小不同，所以掺杂的碳硅层203和无掺杂的碳硅层204的能带结构结构改变， 锗硅外延层201、掺杂的碳硅层203和无掺杂的碳硅层204的各界面处的晶格失配，进而在应变沟道区中产生双轴应力，进而使得后续制得的MOS晶体管器件的载流子迁移率得以提高。同时无掺杂的碳硅层204可以阻挡下方掺杂的碳硅层203中的掺杂离子的扩散，有效改善了短沟道效应，进而增大MOS器件的载流子迁移率。其中，所述掺杂的碳硅层203或无掺杂的碳娃层204的厚度为50nnTl00nm,例如是60nm、70nm、80nm、90nm,碳的浓度百分比为 20%~50%，例如是 25%、30%、本文档来自技高网...

【技术保护点】
一种晶体管制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成外延硅层；刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外延填充掺杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；在所述应变沟道区上方形成栅极堆叠结构。

【技术特征摘要】
1.一种晶体管制造方法，其特征在于，包括:提供半导体衬底，在所述半导体衬底上形成外延硅层；刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外延填充掺 杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；在所述应变沟道区上方形成栅极堆叠结构。2.如权利要求1所述的晶体管制造方法，其特征在于，所述半导体衬底为体硅衬底或 绝缘体上硅衬底。3.如权利要求1或2所述的晶体管制造方法，其特征在于，所述半导体衬底的晶向为 〈100〉或〈110〉。4.如权利要求1所述的晶体管制造方法，其特征在于，所述外延硅层厚度为 50nm?2 y m。5.如权利要求1或4所述的晶体管制造方法，其特征在于，所述外延硅层为本征硅层、 碳掺杂娃层或锗掺杂娃层。6.如权利要求5所述的晶体管制造方法，其特征在于，所述碳掺杂硅层中的碳浓度百 分比为3°/rio%，所述锗掺杂硅层中的锗浓度百分比为3°/rio%。7.如权利要求5所述的晶体管制造方法，其特征在于，所述外延硅层为碳掺杂硅层时， 在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层；所述外延硅层为锗掺杂硅 层时，在所述沟道槽中依次外延填充掺杂的碳硅层和无掺杂的碳硅层。8.如权利要求1所述的晶体管制造方法，其特征...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：