半导体器件制造方法技术

本发明专利技术公开了一种半导体器件制造方法，包括：在衬底上形成接触牺牲层，刻蚀接触牺牲层形成接触牺牲图形，其中接触牺牲图形覆盖源区与漏区并且具有暴露衬底的栅极沟槽；在栅极沟槽中形成栅极侧墙和栅极堆叠结构；部分或者完全刻蚀去除覆盖源区与漏区的接触牺牲图形，形成源漏接触沟槽；在源漏接触沟槽中形成源漏接触。依照本发明专利技术的半导体器件制造方法，通过双层接触牺牲层工艺有效降低了栅极侧墙与接触区域之间的间距，并且增大了接触区域面积，从而有效减小了器件寄生电阻。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种具有增大接触区域的MOSFET的制造方法。
技术介绍
随着MOSFET的特征尺寸持续缩减，寄生电阻在器件的总电阻中占据的比重越来越大，严重制约了小尺寸器件性能的提升。现有的降低寄生电阻的结构/方法包括形成提升源漏、在源漏区中/上形成金属硅化物、提高接触面积等等。然而，无论采用何种结构/方法，源/漏区的接触区域(或接触孔，CA)与栅极侧墙之间仍然有较大的间距，电子/空穴的载流子从源区穿越沟道区达到漏区的距离仍然较大，因此寄生电阻依然无法有效的减小，器件性能提升程度有限。
技术实现思路
有鉴于此，本专利技术的目的在于采用新的制造方法以接触牺牲层工艺代替传统的替代栅工艺，大幅减小接触区域与栅极之间的间距，从而有效地减小器件寄生电阻。实现本专利技术的上述目的，是通过提供一种，包括:在衬底上形成接触牺牲层，刻蚀接触牺牲层形成接触牺牲图形，其中接触牺牲图形覆盖源区与漏区并且具有暴露衬底的栅极沟槽；在栅极沟槽中形成栅极侧墙和栅极堆叠结构；部分或者完全刻蚀去除覆盖源区与漏区的接触牺牲图形，形成源漏接触沟槽；在源漏接触沟槽中形成源漏接触。其中，接触牺牲层包括第一接触牺牲层和第二接触牺牲层。其中，第一接触牺牲层包括应变S1、SiGe, S1:C、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其组合，第二接触牺牲层包括单晶硅、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其组合。其中，形成源漏接触沟槽的步骤包括:部分刻蚀去除第二接触牺牲层；或者完全刻蚀去除第二接触牺牲层以及部分刻蚀去除第一接触牺牲层；或者完全刻蚀去除第二接触牺牲层和第一接触牺牲层；或者完全刻蚀去除第二接触牺牲层和第一接触牺牲层以及部分刻蚀衬底。其中，通过外延生长形成接触牺牲层并且掺杂具有第一导电类型。其中，形成接触牺牲层之后，刻蚀接触牺牲层以及衬底形成浅沟槽，在浅沟槽中填充绝缘材料形成浅沟槽隔离。其中，形成栅极沟槽之后，刻蚀浅沟槽隔离使其在有源区宽度方向上向隔离区倾斜。其中，刻蚀形成接触牺牲图形之后，在栅极沟槽两侧衬底中形成轻掺杂源漏区。其中，形成栅极堆叠结构包括在栅极沟槽中沉积高k材料的栅极绝缘层、金属氮化物的功函数调节层以及金属的电阻调节层。其中，形成源漏接触的步骤进一步包括:在源漏接触沟槽中形成金属硅化物；在金属硅化物上依次沉积衬垫层和填充层；平坦化填充层和衬垫层直至暴露栅极堆叠结构。依照本专利技术的，通过双层接触牺牲层工艺有效降低了栅极侧墙与接触区域之间的间距，并且增大了接触区域面积，从而有效减小了器件寄生电阻。【附图说明】以下参照附图来详细说明本专利技术的技术方案，其中:图1至图9为根据本专利技术的各个步骤的剖视图；以及图10为根据本专利技术的的流程图。【具体实施方式】以下参照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。参照图10以及图1?图4，在衬底上形成接触牺牲图形，覆盖源区与漏区并且暴露栅极区域。如图1所示，在衬底I上依次形成第一接触牺牲层2和第二接触牺牲层3。提供衬底1，其材质可以是(体)Si (例如单晶Si晶片)、SO1、单晶Ge、GeOI (绝缘体上Ge)，也可以是其他化合物半导体，例如GaAs、SiGe, GeSn, InP、InSb、GaN等等。优选地，衬底I选用体Si或SOI，以便与CMOS工艺兼容。采用LPCVD、PECVD,HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等常规方法并合理控制工艺参数，在衬底I上外延生长了第一接触牺牲层2。第一接触牺牲层2用于稍后器件的实际源漏区(作为提升源漏的一部分)，其材质可以是应变S1、SiGe、S1:C及其组合，其厚度例如是10?lOOnm。由于第一接触牺牲层2的材质与衬底I的材质之间晶格常数不同，可以向沟道区引入应力，因此有助于提高载流子迁移率进而提高器件驱动能力。优选地，通过外延生长同时原位掺杂或者外延生长后额外的离子注入工艺，使得第一接触牺牲层2具有第一导电类型，例如η或者p。此外，第一接触牺牲层2还可以是多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅等，此时第一接触牺牲层2将在稍后的图7所示形成源漏接触沟槽的过程中完全去除。随后，通过类似的外延工艺，在第一接触牺牲层2之上再外延形成第二接触牺牲层3，用于限定稍后要形成源漏接触的区域，与后栅工艺中假栅极所起的作用类似，因此也可以称作假源漏接触区。第二接触牺牲层3材质可以与衬底I相同例如均为Si (可以是单晶硅，也可以是多晶硅、非晶硅、微晶硅，此时第二接触牺牲层3在后续工艺中不被完全刻蚀去除而是保留一部分用作提升源漏区的一部分)，材质也可以不同，例如为非晶碳、氮化硅、氧化硅、氮氧化硅(此时第二接触牺牲层3在后续工艺中将刻蚀完全去除而直至暴露第一接触牺牲层2)。第二接触牺牲层3厚度要大于第一接触牺牲层2，并且优选的是40?500nm。第一接触牺牲层2与第二接触牺牲层3的厚度之和要大于稍后要形成的栅极的高度，例如是50?500nm。优选地，当第二接触牺牲层3材质包括Si时(也即稍后将要保留一部分用作提升源漏区的一部分时)，通过外延生长同时原位掺杂或者外延生长后额外的离子注入工艺，使得第二接触牺牲层3也具有第一导电类型并且浓度更高，例如η+或者ρ+。如图2所示，形成浅沟槽隔离(STI)4。利用传统的光刻/刻蚀技术，依次刻蚀穿透第二接触牺牲层3、第一接触牺牲层2，以及部分刻蚀衬底1，形成浅沟槽(未示出)。通过PECVD、H DPCVD, RTO (快速热氧化)、MBE、ALD等方法，在浅沟槽中沉积填充氧化硅或者氮氧化硅材质的绝缘膜，从而构成浅沟槽隔离(STI)4。此外优选地，STI4的填充的隔离氧化物还可以是100K的温度下线性体积膨胀系数的绝对值大于10_4/K的巨热膨胀介质材料，例如包括Bia95Laa,iOpBiNiOy ZrW2O8等的钙钛矿型氧化物，或者诸如Ag3[Co (CN)6]的框架材料。这些巨热膨胀介质材料可以向有源区施加应力，进一步增大载流子迁移率，提高器件性能。STI4的剖面形状不限于图2中所示的上宽下窄的梯形，还可以是上下等宽的矩形、或者是上窄下宽的梯形(以增大有源区下部的应力)。如图3所示，刻蚀第二接触牺牲层3和第一接触牺牲层2通过栅极沟槽6暴露栅极区域，而形成了接触牺牲图形。在整个器件上旋涂光刻胶层5并曝光显影形成光刻胶图形，仅暴露未来要形成栅极堆叠结构的区域。随后，采用各向异性的刻蚀，例如等离子刻蚀、反应离子刻蚀等干法刻蚀，或者TMAH(针对Si材料)、强酸(HF)与强氧化剂(硫酸、双氧水)组合(针对SiGe材料)等湿法刻蚀，刻蚀第二接触牺牲层3以及第一接触牺牲层2直至暴露衬底1，形成了栅极沟槽6。其中，栅极沟槽6的宽度要等于稍后要形成的栅极堆叠结构(栅极绝缘层以及栅极导电层)的实际宽度与栅极侧墙的宽度之和。剩余的第二接触牺牲层3和第一接触牺牲层2继续覆盖了未来器件的源区和漏区。优选地，执行源漏轻掺杂工艺，在衬底中形成源漏轻掺本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在衬底上形成接触牺牲层，刻蚀接触牺牲层形成接触牺牲图形，其中接触牺牲图形覆盖源区与漏区并且具有暴露衬底的栅极沟槽；在栅极沟槽中形成栅极侧墙和栅极堆叠结构；部分或者完全刻蚀去除覆盖源区与漏区的接触牺牲图形，形成源漏接触沟槽；在源漏接触沟槽中形成源漏接触。

【技术特征摘要】
1.一种半导体器件制造方法，包括: 在衬底上形成接触牺牲层，刻蚀接触牺牲层形成接触牺牲图形，其中接触牺牲图形覆盖源区与漏区并且具有暴露衬底的栅极沟槽； 在栅极沟槽中形成栅极侧墙和栅极堆叠结构； 部分或者完全刻蚀去除覆盖源区与漏区的接触牺牲图形，形成源漏接触沟槽； 在源漏接触沟槽中形成源漏接触。2.如权利要求1的半导体器件制造方法，其中，接触牺牲层包括第一接触牺牲层和第二接触牺牲层。3.如权利要求2的半导体器件制造方法，其中，第一接触牺牲层包括应变S1、SiGe、Si:C、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其组合，第二接触牺牲层包括单晶硅、多晶硅、非晶硅、微晶硅、非晶碳、氧化硅、氮化硅及其组合。4.如权利要求2的半导体器件制造方法，其中，形成源漏接触沟槽的步骤包括:部分刻蚀去除第二接触牺牲层；或者完全刻蚀去除第二接触牺牲层以及部分刻蚀去除第一接触牺牲层；或者完全刻蚀去除第二接触牺牲层和第一接触牺牲层；或者完全刻蚀去除...

【专利技术属性】
技术研发人员：尹海洲，张珂珂，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：