电荷流元件制造技术

一种电荷流元件包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，该电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中电极中的至少一个电极由未掺杂多晶硅制成。

【技术实现步骤摘要】
电荷流元件相关申请的交叉引用本申请要求在法律可允许的最大程度上通过引用而结合于此、于2012年7月30日提交的第12/57354号法国专利申请的优先权。
本公开内容总体涉及电子电路，并且具体地涉及实现可控地保持电荷以用于时间测量的电路的形成。它更具体地涉及电荷流元件的形成。
技术介绍
在许多应用中，希望具有代表在两个事件之间流逝的时间的信息，它是准确或者近似测量。应用示例涉及尤其对媒体的访问权限的时间管理。获得这样的代表流逝时间的信息常规地需要例如借助电池供电的电子电路的时间测量以免在不使用电路时丢失信息变化。将希望具有即使在未向电子测量电路供电时仍然工作的时间测量。例如已经在第8，331，203号号美国专利中提供一种电子器件，其中通过测量具有电极的电容存储元件的电荷来确定在两个事件之间流逝的时间，该电极连接到电容电荷流元件的电极，该电容电荷流元件在它的电介质空间中具有泄漏。在向器件供电时对存储元件充电，并且在再次向器件供电时测量存储元件在功率供应中断之后的残留电荷。这一残留电荷视为代表在器件的两次功率供应之间流逝的时间段。电荷流元件在它的电介质空间中包括更小厚度的区域，该区域能够通过隧道效应让电荷泄漏。存储元件放电速度依赖于流元件的泄漏区域的尺度。具体而言，存储元件放电速度在泄漏元件的厚度减少时和/或在泄漏区域的表面(在俯视图中)增加时增加。缺点在于在实践中泄漏区域的尺寸设定强依赖于考虑的技术制造过程。实际上，一般向包括其它部件、例如存储器、逻辑块等的芯片集成电荷留置电路。为了避免增加芯片制造成本，希望形成电荷留置电路而相对于其它部件的制造步骤无附加制造步骤。在某些新近技术过程中，可用于形成流元件的泄漏区域的电介质层太薄而即使在泄漏区域的表面积减少至最小时仍然无法实现存储元件的缓慢放电。作为结果，时间测量仅可以在很短时间期间在不存在功率供应时工作、无法适应多数应用。
技术实现思路
因此，一个实施例提供一种至少部分克服已知电荷流元件的缺点中的一些缺点的电荷流元件。另一实施例提供一种可被控制用于时间测量的电荷留置电路。因此，一个实施例提供一种电荷流元件,该电荷流元件包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，该电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中电极中的至少一个电极由未掺杂多晶娃制成。根据一个实施例，电极之一由重掺杂多晶娃制成。根据一个实施例,两个电极由未掺杂多晶娃制成。根据一个实施例，电介质层包括氧化物-氮化物-氧化物堆叠，上述部分由氧化硅制成。根据一个实施例，电荷流元件具有在两个电极之间的范围在1*10_15与10*10_15法拉之间的电容。另一实施例提供一种将上述类型的电荷流元件用于时间测量的用途。另一实施例提供一种用于时间测量的电荷留置电路，该电荷留置电路包括连接到上述类型的电荷流元件的电容电荷存储元件。根据一个实施例，电容存储元件具有范围在10_12与100*10_12法拉之间的电容。根据一个实施例，该电荷留置电路还包括连接到与存储元件和流元件共同的浮置节点的电容初始化元件。根据一个实施例，电容初始化元件具有范围在10*10-15与100*10-15法拉之间的电容。另一实施例提供一种在半导体衬底以内和上面形成的集成电路芯片，该集成电路芯片包括非易失性存储器单元、逻辑块和上述类型的电荷留置电路，该逻辑块包括MOS晶体管。【附图说明】`将结合附图在具体实施例的以下非限制描述中具体讨论前述以及其它特征和优点。图1是能够可控地保持电荷用于时间测量的电路的示例的电路图；图2是示出电荷流元件的示例的截面；图3Α至图3Η是示出用于制造电荷流元件的一个实施例的方法的步骤的截面图；图4是示出图3Η的电荷流元件的一个备选实施例的截面图；并且图5是示出图3Η的电荷流元件的另一备选实施例的截面图。【具体实施方式】为了清楚，已经在不同附图中用相同标号指明相同元件，并且另外如在集成电路的表示中常见，各种附图未按比例。另外，仅已经输出并且将描述对理解实施例有用的那些元件。具体而言，尚未详述描述的电路生成的时间测量的目的，描述的实施例与这样的时间测量的通常应用兼容。图1是能够可控地保持电荷用于时间测量的电路10的示例的电路图。电路10包括第一电容元件Cl和第二电容器元件C2，该第一电容元件具有连接到浮置节点F的第一电极11和连接到电压施加端子13的第二电极12，该第二电容器元件具有连接到节点F的第一电极14和连接到电压施加端子16的第二电极15。电路10还包括第三电容元件C3，该第三电容元件具有连接到节点F的第一电极17和连接到电压施加端子19的第二电极18并且让它的电介质空间由于它的介电率和/或它的厚度而设计为具有随着时间的不可忽略的泄漏。电容元件Cl具有比元件C3的电荷留置容量更大的电荷留置容量，并且电容元件C2具有比元件C3的电荷留置容量更大、但是比元件Cl的电荷留置容量更小的电荷留置容量。电容元件Cl (存储元件)的功能是存储电荷。电容元件C3(流元件)的功能是相对于它的电极11的直接接地连接相对缓慢地对存储元件Cl放电。电容元件C2的功能是允许快速注入(或者去除)(例如比通过电容元件C2快至少一百倍)电容元件Cl中的电荷。在电荷留置阶段初始化步骤中，端子13和19在参考电压(例如接地)，并且向端子16供应高功率供应电压(相对于接地为正)Valim，这引起电容元件Cl的充电。作为变化，为了对元件Cl充电，端子19可以接地，并且端子16和13可以被设置成相对于接地分别为正和负的电压。在不再在终端16与13之间施加功率供应电压时，例如在不再向电路供电时，存储元件Cl通过流元件C3以受控方式(相对缓慢)放电。应当注意也可以在仍然向电路供电时提供受控放电阶段。在放电阶段期间，端子13、16和19可以保留为浮置或者甚至被设置成相同参考电压，例如接地。在读取阶段中，在放电阶段之后，测量存储元件Cl的残留电荷(该测量需要向器件供电)。元件Cl的残留电荷视为代表在初始化步骤结束与读取步骤之间流逝的时间。可以可能提供重置步骤以通过电容元件C2对存储元件Cl完全放电。出于这一目的，端子19和16可以接地，并且端子13可以被设置成高功率供应电压(例如Valim)。作为变化，端子19可以接地，并且端子13和16可以被设置成相对于接地分别为正和负的电压。也可以提供存储元件Cl的加速受控放电阶段(通过流元件C3)例如用于测试时间测量电路。为了实现这一点，端子19可以接地或者被设置成相对于接地的负电压，并且端子13和16可以被偏置成相对于接地的相同正电压，例如范围在接地电压与电压Valim之间的电压。应当注意，也可以提供不包括电容元件C2的一个实施例，其中经由电容元件C3对浮置节点F充电和放电。在这一情况下，充电和放电时间对称。在上文提到的第8，331，203号号美国专利中进一步具体描述关于图1描述的类型的用于时间测量的电荷留置电路的实施例和操作的示例。本文尤其描述如下电路的示例，该电路能够测量存储元件Cl的残留电荷并且据此推断相对于在电荷留置阶段的初始化步骤结束与读取步骤之间流逝的时间的信息。这里更具体考虑受控电荷流电容元件C3的形成。图2是示出用于时间测量的电容电荷流元件C3的示例的截面本文档来自技高网...

【技术保护点】
一种电荷流元件，包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，所述电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中所述电极中的至少一个电极由未掺杂多晶硅制成。

【技术特征摘要】
2012.07.30 FR 12573541.一种电荷流元件，包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，所述电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中所述电极中的至少一个电极由未掺杂多晶硅制成。2.根据权利要求1所述的元件，其中所述电极之一由重掺杂多晶硅制成。3.根据权利要求1所述的元件，其中两个电极由未掺杂多晶硅制成。4.根据权利要求1所述的元件，其中所述电介质层包括氧化物-氮化物-氧化物堆叠，所述至少一个部分由氧化硅制成。5.根据权利要求1所述的元件，具有在所述两个电极之间的、范围在1*10_15与10*10_15法拉之间的电容...

【专利技术属性】
技术研发人员：F·玛里内特，P·福尔纳拉，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：