设计半导体器件、制造器件的系统以及使用系统的方法技术方案

技术编号:9668116 阅读:97 留言:0更新日期:2014-02-14 06:44
本发明专利技术涉及一种制造半导体器件的方法。所述方法包括比较所述半导体器件的电路图设计与所述半导体器件的布局设计。所述方法进一步包括基于所述布局设计生成布局样式信息以及基于所述布局设计和所述电路图设计生成阵列边缘信息。所述方法进一步包括用智能伪插入使用述布局样式信息和所述阵列边缘信息选择性地修正布局设计。所述方法进一步包括使用所述布局样式信息和所述阵列边缘信对在修正的布局设计执行设计规则检查。本发明专利技术还涉及用于制造半导体器件的系统和半导体器件。

【技术实现步骤摘要】

本专利技术涉及半导体
,更具体地,涉及。
技术介绍
在半导体制造期间,化学机械抛光(CMP)工艺用于平坦化半导体器件的表面。在一些例子中,CMP工艺造成平坦化表面的图案密度中的梯度形成横穿半导体器件的平坦化表面。图案密度是半导体器件内单元占用的面积和半导体器件的总面积的比值。在一些例子中,CMP工艺导致半导体器件的凹陷,意思是半导体器件的一些单元去除比其他区域在图案密度中形成梯度快。梯度是半导体器件外边缘附近最明显的。具有图案密度梯度超过阀值的半导体器件工作不正常。为了确保必要数量的功能性单元形成在半导体器件中,半导体器件被设计成具有伪单元围绕图案密度梯度最明显的外边缘。这些伪单元增加了半导体器件的尺寸而不增加半导体器件的功能。在另一种半导体器件设计工艺中,布局对电路图(layout versus schematic,LVS)工具用于比较电路图设计与布局设计。布局设计包括具有形成在其内、用于形成电路图设计的部件的图案的掩模。一旦LVS工具确定布局设计与电路图设计精确对应,伪单元被插入布局设计内以补偿图案密度梯度。随着伪单元的插入,设计规则检查(DRC)工具确定修正的布局设计是否违背任何设计规则,例如,元件尺寸或者间距。如果LVS工具或者DRC工具检测到错误,布局设计被修正并且检查工艺从LVS工具重新开始。
技术实现思路
为了解决现有技术中所存在的问题,根据本专利技术的一个方面,提供了一种制造半导体器件的方法,包括:将所述半导体器件的电路图设计与所述半导体器件的布局设计比较以确定所述布局设计是否包括所述电路图设计的所有部件;基于所述布局设计生成布局样式信息;基于所述布局设计和所述电路图设计生成阵列边缘信息;使用所述布局样式信息和所述阵列边缘信息执行智能伪插入以选择性地修正所述布局设计;以及使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。在可选实施例中,生成所述布局样式信息包括确定所述布局设计是否包括分布式布局样式。在可选实施例中,生成所述阵列边缘信息包括确定有源边缘单元的位置以及所述布局设计是否包括一个或者多个伪单元。在可选实施例中,执行所述设计规则检查包括确定在所述半导体器件的有源边缘单元处的图案梯度密度是否超过阀值。在可选实施例中,确定图案梯度密度是否超过阀值包括确定在所述有源边缘单元处的所述图案梯度密度横穿所述有源边缘单元的表面是否超过大约10%。在可选实施例中,所述方法进一步包括:如果在所述有源边缘单元处的所述图案梯度密度超过所述阀值,重复修正所述布局设计的步骤。在可选实施例中,执行设计规则检查包括检查位于所述半导体器件的边缘处的有源边缘单元和所述半导体器件的外边缘之间的距离,其中所述距离小于或者等于大约6 μ m0在可选实施例中,所述方法进一步包括执行所述电路图设计的电阻-电容提取。根据本专利技术的另一个方面,还提供了一种用于制造半导体器件的系统,包括:布局与电路图(LVS)工具,配置成比较所述半导体器件的电路图设计与所述半导体器件的布局设计;配置成基于所述布局设计生成布局样式信息的布局样式工具,所述布局样式工具配置成从所述LVS工具接收所述布局设计;配置成基于所述布局设计和所述电路图设计生成阵列边缘信息的阵列边缘检测工具,所述阵列边缘检测工具配置成从所述LVS工具接收所述电路图设计和所述布局设计;智能伪单元插入工具,配置成使用从所述布局样式工具接收的所述布局样式信息和从所述阵列边缘检测工具接收的所述阵列边缘信息选择性地修正所述布局设计;以及设计规则检查(DRC)工具,配置成使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。在可选实施例中,所述布局样式工具配置成确定所述布局设计是否包括分布式布局样式。在可选实施例中,所述阵列边缘检测工具配置成确定有源边缘单元的位置以及所述布局设计是否包括一个或者多个伪单元。在可选实施例中,所述DRC工具配置成确定在所述半导体器件的有源边缘单元处的图案梯度密度是否超过阀值。在可选实施例中,所述阀值为大约10%。在可选实施例中,所述DRC工具配置成检查所述半导体器件的有源边缘单元和外边缘之间的距离。在可选实施例中,所述距离小于或者等于大约6 μ m。在可选实施例中,所述系统进一步包括配置成对所述电路图设计执行RC提取仿真的电阻-电容(RC)提取工具。根据本专利技术的又一个方面,还提供了一种半导体器件,包括:设置在所述半导体器件的边缘附近的边缘有源单元,其中所述边缘有源单元包括多个指状件;朝向所述半导体器件的中心部分的与所述边缘有源单元邻近的内部有源单元,其中,所述内部有源单元包括多个指状件并且所述边缘有源单元的所述多个指状件的至少一个电连接至所述内部有源单元的所述多个指状件的至少一个;以及设置在所述半导体器件的所述中心部分附近的中间有源单元,其中所述中间有源单元包括多个指状件并且所述中间有源单元的所述指状件的每个相互电连接。在可选实施例中,所述半导体器件进一步包括:位于所述有源边缘单元和所述半导体器件的外边缘之间的缓冲区,所述缓冲区的宽度小于大约6 μ m。在可选实施例中,所述边缘有源单元的所述多个指状件的至少25%电连接至所述内部有源单元中所述多个指状件的至少一个。在可选实施例中,横穿所述边缘有源单元的图案密度梯度小于大约10%。【附图说明】—种或者多种实施方式通过实例示出说明,并且不限于所述实施方式,具有相同标号的元件在附图中指代相同的元件。应该强调的是,根据工业中的标准实践,各种部件可不按比例绘制并且仅仅用于说明的目的。实际上,为了清楚的讨论,绘图中各种部件的尺寸可以被任意增加或减少。图1A是根据一种或者多种实施方式的半导体器件的俯视图;图1B是根据一种或者多种实施方式的图2A的部分半导体器件的俯视图;图2是根据一种或者多种实施方式的半导体设计系统的框图;图3是根据一种或者多种实施方式的制造半导体器件的方法流程图;以及图4是进行智能伪单元插入的方法流程图。【具体实施方式】下面的公开文本提供了用于实现本专利技术不同特征的许多不同的实施方式或者实例。下面描述了部件和布置的具体实例以简化本专利技术。当然,这些仅是实例并不用来限制本专利技术。图1A是半导体器件100的俯视图。半导体器件100包括单元C的阵列。在所述的实施方式中,每个单元C包括16个指状件。指状件是用于单晶体管的多个栅电极,单晶体管中多个栅电极连接至共同的电源信号。在一些实施方式中,每个单兀包括多于或者少于16个指状件。在一些实施方式中,不同的单元具有不同数量的指状件。单元C的子阵列102设置在半导体器件100的外边缘处。子阵列102包括邻近半导体器件100的外边缘设置的两个单元104和设置在与半导体器件100的外边缘分离的一列单元处的两个单元106。图1B是半导体器件100的子阵列102的俯视图。在图2B中描绘了单元104和106的几个指状件108。除单元104和106之外,子阵列102还包括导线110和120。导线110将来自部分单元106的位于离半导体器件100的外边缘最远处的至少一个指状件108连接至来自部分单元104的位于离半导体器件最近处的至少一个指状件108。导线120将来自部分单元106的离半导体器件100的外边缘最近的至少一个指本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法,包括:将所述半导体器件的电路图设计与所述半导体器件的布局设计比较以确定所述布局设计是否包括所述电路图设计的所有部件;基于所述布局设计生成布局样式信息;基于所述布局设计和所述电路图设计生成阵列边缘信息;使用所述布局样式信息和所述阵列边缘信息执行智能伪插入以选择性地修正所述布局设计;以及使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。

【技术特征摘要】
2012.08.08 US 13/569,7171.一种制造半导体器件的方法,包括: 将所述半导体器件的电路图设计与所述半导体器件的布局设计比较以确定所述布局设计是否包括所述电路图设计的所有部件; 基于所述布局设计生成布局样式信息; 基于所述布局设计和所述电路图设计生成阵列边缘信息; 使用所述布局样式信息和所述阵列边缘信息执行智能伪插入以选择性地修正所述布局设计;以及 使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。2.如权利要求1所述的方法,其中生成所述布局样式信息包括确定所述布局设计是否包括分布式布局样式。3.如权利要求1所述的方法,其中生成所述阵列边缘信息包括确定有源边缘单元的位置以及所述布局设计是否包括一个或者多个伪单元。4.如权利要求1所述的方法,其中执行所述设计规则检查包括确定在所述半导体器件的有源边缘单元处的图案梯度密度是否超过阀值。5.一种用于制造半导体器件的系统,包括: 布局与电路图(LVS)工具,配置成比较所述半导体器件的电路图设计与所述半导体器件的布局设计; 配置成基于所述布局设计生成布局样式信息的布局样式工具,所述布局样式工具配置成从所述LVS工具接收所述布局设计; 配置成基于所述布局设计和所述电路图设计生成阵列边缘信息的阵列边缘检测工具,所述阵列边缘检测工具配置成从所述LVS工具接收...

【专利技术属性】
技术研发人员:彭永州周文升洪照俊
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1